请教DxDesigner如何输出allegro的net list?

网上邻居

请教DxDesigner如何输出allegro的net list?
' h$ F5 a5 i' V$ B5 T( Y- v0 w谢谢。

braveboys

现在设计电路少了，不太常过来了。
7 k9 d( F* u# o不知道大家的问题出在什么地方，因为我对allegro不熟，以前用mentor cdb流程比较多，后来因为需要，将 dx 添加属性，走了网表流程到allegro下。当时用的版本是ee2005.
需要在原理图符号中具有device，part，ref des，pkg_type 4个属性（level有书写也需要，实际测试貌似可以不用），就可以生成网表导入到allegro，导出时尽量用pcb interface（tools菜单），不容易出问题。
另：刚刚在ee vx.1与spb 16.6测试，成功，只不过2007后mentor恢复了使用part number而非device作为器件的主要标识符，但若走该流程，device看来还得添上。至少vx.1是这个样子的

luhailei

braveboys 发表于 2013-1-10 10:30
这个问题我曾经花了几天时间研究，可以用了。最好用create netlist ，这个还可以检查原路图的一些问题，比 ...

这位大哥。能详细介绍下吗。怎样使用DXDESIGNER 的原理图和allegro配。

ponkarthikeyan

我没有所谓的"Dx to Allegro Op SW"来霉素设计转化为Allegro网络表的特别许可证。请帮助，让我知道有没有什么技巧或任何其他方式来从DxDesigner中快板的网表

jun168

出allegro的net list?

braveboys

luhailei 发表于 2015-3-12 13:54
. g+ w8 }3 {' X3 b# X8 U4 f这位大哥。能详细介绍下吗。怎样使用DXDESIGNER 的原理图和allegro配。

: M! `! a& e; a8 b% w8 b看下下面我的回复是否可解决您的问题
# l: ^% }0 f7 |5 S! r/ ?

iuven

没有哥们分享啊，哎.........

网上邻居

楼上哥们能详细介绍下方法吗？

braveboys

这个问题我曾经花了几天时间研究，可以用了。最好用create netlist ，这个还可以检查原路图的一些问题，比如没有添加pkg_type。用export没这么多意提示，要是缺失属性导入到allegro会有问题
$ E2 R; [; |. I6 V8 B. x

网上邻居

需要配置什么脚本文件吗？

denniszeng

应该要写个什么脚本程序吧，华为就是用DxD做SCH Allegro做PCB的

海龙

xiesonny 发表于 2012-12-26 10:00
输出少什么信息，不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。
3 Q8 t" Z3 H/ b  m. G5 r测试如下。
9 w: G5 ?7 j, Z, }; ]! i' C5 s ...

1 }( A7 o* ^! R3 V4 b9 z- {1 T8 c0 E交互方面可以么？

海龙

那样DxDesigner怎样和allegro交互布局呢？

xiesonny

网上邻居 发表于 2012-12-25 16:16
我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
$PACKAGES

输出少什么信息，不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。
测试如下。
& s2 R  z' P' V0 ]  s
* m( h' x7 I  J1 s9 C2 J$ k

网上邻居

是啊，小的不才，刚刚开始学dxdesinger,还望赐教