RF PCB的9条标准

Xuxingfu

RF PCB的9条标准
; K! n, r7 O$ J/ o) a8 o
1）小功率的RF的PCB设计中，主要使用标准的FR4材料（绝缘特性好、材质均匀、介电常数ε=4，10%）。主要使用4层~6层板，在成本非常敏感的情况下可以使用厚度在1mm以下的双面板，要保证反面是一个完整的地层，同时由于双面板的厚度在1mm以上，使得地层和信号层之间的FR4介质较厚，为了使得RF信号线阻抗达到50欧，往往信号走线的宽度在2mm左右，使得板子的空间分布很难控制。对于四层板，一般情况下顶层只走RF信号线，第二层是完整的地，第三层是电源，底层一般走控制RF器件状态的数字信号线（比如设定ADF4360系列PLL的clk、data、LE信号线。）第三层的电源最好不要做成一个连续的平面，而是让各个RF器件的电源走线呈星型分布，最后接于一点。第三层RF器件的电源走线不要和底层的数字线有交叉。

      2）对于一个混合信号的PCB，RF部分和模拟部分应当远离数字数字部分（这个距离通常在2cm以上，至少保证1cm），数字部分的接地应当与RF部分分隔开。严禁使用开关电源直接给RF部分供电。主要在于开关电源的纹波会将RF部分的信号调制。这种调制往往会严重破坏射频信号，导致致命的结果。通常情况下，对于开关电源的输出，可以经过大的扼流圈，以及π滤波器，再经过线性稳压的低噪音LDO（Micrel的MIC5207、MIC5265系列，对于高电压，大功率的RF电路，可以考虑使用 LM1085、LM1083等）得到供给RF电路的电源。
* a0 T+ k1 B+ t* C: J
. k, _" l; f) G; V$ w      3）RF的PCB中，各个元件应当紧密的排布，确保各个元件之间的连线最短。对于ADF4360-7的电路，在pin-9、pin-10引脚上的VCO电感与ADF4360芯片间的距离要尽可能的短，保证电感与芯片间的连线带来的分布串联电感最小。对于板子上的各个RF器件的地（GND）引脚，包括电阻、电容、电感与地（GND）相接的引脚，应当在离引脚尽可能近的地方打过孔与地层（第二层）连通。
4 p; C8 s6 h4 ^+ C! {' J1 ?' c
- x1 q; G) B, _: d$ Q$ \      4）在选择在高频环境下工作元器件时，尽可能使用表贴器件。这是因为表贴元件一般体积小，元件的引脚很短。这样可以尽可能减少元件引脚和元件内部走线带来的附加参数的影响。尤其是分立的电阻、电容、电感元件，使用较小的封装（0603\0402）对提高电路的稳定性、一致性是非常有帮助的；
3 C6 Q% L3 `. L* N7 q5 e7 F
      5）在高频环境下工作的有源器件，往往有一个以上的电源引脚，这个时候一定要注意在每个电源的引脚附近（1mm左右）设置单独的去偶电容，容值在100nF左右。在电路板空间允许的情况下，建议每个引脚使用两个去偶电容，容值分别为1nF和100nF。一般使用材质为X5R或者X7R的陶瓷电容。对于同一个RF有源器件，不同的电源引脚可能为这个器件（芯片）中不同的官能部分供电，而芯片中的各个官能部分可能工作在不同的频率上。比如ADF4360有三个电源引脚，分别为片内的VCO、PFD以及数字部分供电。这三个部分实现了完全不同的功能，工作频率也不一样。一旦数字部分低频率的噪音通过电源走线传到了VCO部分，那么VCO输出频率则可能被这个噪音调制，出现难以消除的杂散。为了防止这样的情况出现，在有源RF器件的每个官能部分的供电引脚除了使用单独的去偶电容外，还必须经过一个电感磁珠（10uH左右）再连到一起。这种设计对于那些包含了LO缓冲放大和RF缓冲放大的有源混频器LO-RF、LO-IF的隔离性能的提升是非常有利的。

1 w& _9 F8 |5 D' p0 m    6）对于PCB上RF信号的馈入、馈出，一定要使用专门的RF同轴连接器。其中最为常用的是SMA型的连接器。对于SMA的连接器而言，又分为直插式的和微带式的。对于频率在3GHz以下的信号，而且信号的功率不大，并且我们不计较微弱的插损，则完全可以使用直插式的SMA连接器。如果信号的频率进一步提高，则我们需要慎重选择RF连接线材以及RF的连接器。此时直插式的SMA连接器由于其结构（主要是拐弯）可能会导致比较大的信号插损。此时可以使用质量较好（关键在于连接器所使用了PTFE绝缘子材料）的微带SMA连接器来解决问题。同样如果你的频率不高，但是苛求插损、功率等方面的指标，同样可以考虑微带 SMA连接器。另外小型的RF连接器还有SMB、SMC等型号，对于SMB连接器而言，一般这一类连接器只支持2GHz以下的信号传输，而且SMB连接器采用的卡扣结构在高振动场合会出现“闪断”的情况。所以在选择SMB连接器时要慎重考虑。多数的RF连接器都有500次插拔限制，插拔过于频繁可能永久损坏连接器，所以在调试RF电路的时候就不要把RF连接器当螺丝拧着玩了。由于SMB的PCB座的部分是针式结构（公），所以频繁插拔对焊在PCB一端的连接器损耗相对较小，降低了维修的难度，所以在这样的情况下SMB连接器也是一种不错的选择。另外对于那些对空间要求极高的场合，还有GDR一类的微型连接器供选择。对于那些阻抗即便不是50欧、低频率、小信号、精密直流等模拟信号或者数字部分的高频时钟、低抖动时钟、高速串行信号等数字信号都可以使用 SMA作为馈出馈入的连接器。
% C6 O% f- B8 e' |
  X/ L) T" c7 |9 v) U2 K      7）在设计RF PCB的时候，对于RF信号的走线的宽度是有严格的规定的。设计的时候要根据PCB的厚度和介电常数需要严格计算、仿真走线在对应的频点上的阻抗，以确保其为50欧（CATV的标准为75欧）。然而，并不是时时刻刻我们都需要严格的阻抗匹配，在某些情况下，较小的阻抗失配可能无关大碍（比如40欧~60 欧）；而且，即便你对板子的仿真是基于理想情况下做的，实际交给PCB厂生产的时候，厂商所使用的工艺会导致板子的实际阻抗和仿真结果相差千里。所以对于小信号RF PCB的阻抗匹配这样的问题，我的建议是：Step-1: 和PCB厂适当沟通，获得对应厚度、对用层数的板子50欧走线的宽度范围；Step-2: 在这个宽度范围内选择一个合适的宽度统一应用在所有50欧的RF信号线上；Step-3: 在PCB 交付生产的时候，在Script上注明所有这个宽度的线做50欧阻抗匹配。此时就不需要啰里八嗦的指出一大堆需要做阻抗匹配的线了（而对于PCB生产厂而言，他们会在你所设计的PCB外延以拼版的形势制作一个阻抗条，在出厂的时候测试一个阻抗条上的一个对应宽度的样本走线的阻抗来大致确定板子上同样宽度走线的阻抗。最后这个阻抗条被PCB厂切下并回收，而不会被你看到）。而不同的频率，同一宽度的线所表现出的阻抗会略有不同，但是这个差别一般在10%以内。当然你也可以编写一个很复杂的阻抗设定脚本，让纸板厂根据他们的工艺微调不同频率上工作的走线的宽度使得其阻抗被严格的设定为50欧，然后要求PCB 厂对每一根线做筛选。这样做导致成本呈对数上升，而且会产生大量的废品率；而且在这样的PCB实装完毕后由于焊锡分布以及RF元件自身的因素仍然会导致阻抗的偏差。这样的情况是极为少见的，因为即便是精密的RF测试测量仪器，RF小信号的走线阻抗的微弱失配（5%以内）带来的误差可以很轻易的被软件校正；而对于相对粗糙的通信机而言，就更不必在意那5%的差别了。但我要强调的是，对于LNA（低噪放）和PA（功放）部分的RF电路而言，RF走线的阻抗问题则非常敏感，但所幸的是无论是LNA电路还是PA电路，走线上的频率一定是一样的，而且走线数量少（无非也就输入和输出两个节点）。此时我建议在敏感场合，LNA和PA单独做板，使用介质介电常数分布均匀的高品质RF专用的PCB板材（Rogers/Arlon/Taconics），在RF信号线部分不使用阻焊油（也称绿油），避免阻焊带来阻抗的漂移；并且要求PCB制板厂提供阻抗测试报告。因为LNA电路的输入部分本身的信号功率已经非常小（-150dBm以下），阻抗失配带来的插损进一步降低了宝贵的信号强度；对于PA电路而言，由于其工作在很高的功率，阻抗失配带来的插损可以消耗很大的能量（比较一下，插损同为1dB：10dBm信号衰减为9dBm 和50dBm衰减为49dBm所消耗的能量的差别，呵呵，后者可以产生20W的热量）在一些功率上千瓦的PA中，1dB的插损可能带来火光四溅的效果，呵呵。

* P& C3 p! X) K# d" a2 n. m. ?# l      8）对于那些在PCB上实现那些在ADS、 HFSS等仿真工具里面仿真生成的RF微带电路，尤其是那些定向耦合器、滤波器（PA的窄带滤波器）、微带谐振腔（比如你在设计VCO）、阻抗匹配网络等等，则一定要好好的与PCB厂沟通，使用厚度、介电常数等指标严格和仿真时所使用的指标一致的板材。最好的解决办法是自己找微波PCB板材的代理商购买对应的板材，然后委托PCB厂加工。
% R5 H4 c# c6 ?; L. A" U
. x: p/ _' h, s4 Y( x0 D      9）在RF电路中，我们往往会用到晶体振荡器作为频标，这种晶振可能是TCXO、OCXO或者普通的晶振。对于这样的晶振电路一定要远离数字部分，而且使用专门的低噪音供电系统。而更重要的是晶振可能随着环境温度的变化产生频率飘移，对于TCXO和OCXO而言，仍然会出现这样的情况，只是程度小了一些而已。尤其是那些贴片的小封装的晶振产品，对环境温度非常敏感。对于这样的情况，我们可以在晶振电路上加金属盖（不要和晶振的封装直接接触），来降低环境温度的突然变化导致晶振的频率的漂移。当然这样会导致体积和成本上的提升
% ~4 M  g  ~) U% G3 {
, K! D" @; X. Z0 Q

criterion

ggbingjie 发表于 2014-9-18 14:29
- J5 O! S$ P( v6 h; f第三层的电源最好不要做成一个连续的平面，而是让各个RF器件的电源走线呈星型分布，最后接于一点。这一点我 ...

星状走线的威力   是要在BGA的IC才会显示出来

因为主电源出口    会有Bypass电容

所以Noise会顺着Bypass电容流到GND   

确保流出去的电源   都是纯净无污染

2 w" W1 d- r6 b- {2 ~

若不采星状走线  采用一条龙式走法

纵然主电源出来的电源纯净无污染

但是Pin1很脏的话

其Noise会一并流到Pin2跟Pin3

一人不给力   全家都遭殃

5 {. {9 {( v9 v4 U( T9 o

3 }6 J. p8 v1 j- z

况且  Pin1的noise  你要怎么滤???  这是BGA耶

你说像下图这样   靠外部Bypass电容吗?

  T" ~7 j: A" b0 K- R

' r" C( ^, G9 s0 l- x2 O
) U2 l* D7 D( w" d

如果这样走

一来   你电源走线会拉很长  导致回路面积增大

那么你EMI辐射干扰会很强大

二来  电源走线长  其IR Drop会很大

若PA供给电源过小  其线性度会下降  Tx性能劣化

若LNA供给电源过小  其Noise Figure会上升  Gain会下降  灵敏度变差

三来  这占太多空间

  k8 H+ V/ H9 |

# s! \0 I5 _. m  B' r

但若采星状走线  对Pin2跟Pin3而言

只要主电源是干净的就OK

你Pin1有Noise又怎样?  自己的垃圾自己吃  不要流来我家

就算一人不给力   也不会影响全家

这是一种分散风险的概念

至于你问说  

6 f6 T7 z6 V$ Q# T3 V

『星型走线最后还是可以把干扰传输到总电源处，那么其他从电源出来的走线一样可以受   

  到干扰啊』

3 z$ s" P1 b$ @) h' _3 {

我们用下图来分析

2 f% ?! c7 b; u4 Z3 V: L( m+ J2 D/ n

就算Pin1的Noise会回灌   逆流而上到主电源好了

但一开始说过  主电源有Bypass电容

所以Pin1回灌回来的Noise 会透过Bypass电容流到地

也就是说   我主电源出来的电源  依然是干净无污染

你Pin1的Noise 对Pin2跟Pin3是没影响的

自己的垃圾自己吃

所以简单讲  因为主电源有Bypass电容

所以就算Noise回灌到主电源那边

我主电源出来的电源  依然干净无污染  不会影响Pin2跟Pin3

因此   如果Pin1要污染Pin2跟Pin3

绝对不是透过主电源  (因为主电源有Bypass电容)

必须是其Pin1的Noise 尚未回灌到主电源时

就直接污染到Pin2跟Pin3  就像一开始采一条龙式走法那样

+ @& ^# f" F: l2 h" v

那是不是只要采用星状走线   就万无一失??

当然不是   我们以下图做分析

$ M3 F# F& U0 N" A- N( f

# ^' i6 \) q) b/ V+ D2 h% \6 X
9 W) l$ {# ], F

如果你的星状走线是长这样

那么Pin1的Noise 一样会流到Pin2跟Pin3

这又回复到

一人不给力   全家都遭殃

的局面

这种星状走线  完全没有分散风险的概念

有跟没有一样

4 A% ^: W6 N% K. U8 w

为啥都是星状走线  

一个会让Pin1的Noise污染Pin2跟Pin3 ?

另一个不会?

有看出差异吗?  直接做个比较图

如上图所示   重点是在分支点位置

星状走线  最重要的原则是

如果道不同   一开始就要不相为谋

不要最后一刻才来分道扬镳

" r* Y# R' F3 k( _% R$ @7 ~8 L

所以简单讲  你这题的答案是

* O/ k, W# p( ^' \! _! j" k: C, e

Pin1要污染Pin2跟Pin3   绝不是靠主电源

而是靠一条龙式走法    跟分支点很后面的星状走法

如果是一开始就分支  最正确的星状走法  

不会出现你所说的疑虑  

# l3 l; n) {/ R
# h# m7 T6 R- ^

所以我一开始就说  星状走线的威力

是要BGA的IC才能显示出来

: B3 h. B- \, b4 U+ c; L  F- }- {

criterion

panhaojie 发表于 2013-7-21 23:56
7 W& H+ {' Y$ h请问楼主，射频中的PA用LDO供电可行吗？很多人都说LDO效率低，不满足要求。同时说DC-DC的纹波对PA影响不大 ...

PA用LDO供电  当然是可行啊

只是这LDO  要满足PA的最大耗电流

好比PA最大功率   电流吃500mA

那你LDO的承受电流  当然至少要有500mA以上

至于电源的Ripple  是一定会影响

不管是PA,LNA, Transceiver, ASM等等

也不管是DC-DC或LDO

那就是大电容要加

/ V7 |( p0 l% P* x/ m; n

ggbingjie

第三层的电源最好不要做成一个连续的平面，而是让各个RF器件的电源走线呈星型分布，最后接于一点。这一点我不是很明白，星型走线最后还是可以把干扰传输到总电源处，那么其他从电源出来的走线一样可以受到干扰啊

lin73

谢谢分享

CH1230

将的不错

sccleo

受益匪浅！

qq252947849

厉害，看都知道干了不少年

zhaolong666

谢谢分享

zyd3311880

虽然时间一过去很久，但是还是可以学习到一些东西，赞一个

woshixy111

学习了

zwhwy

谢谢分享！

panhaojie

criterion,谢谢你！！

yqayzb

请问楼主，hfss仿真的文件导入allegro中之后，如何给微带线形状和孔定义网络，我这边导入的都是空的。谢谢

user18

学习了,谢谢！

wenspig

学习了~

liny123

因为有群主的分享，生活而美好， 谢谢群主！

caotuo

谢谢