关于去耦电容

黄小乖

看书越看越疑惑，关于去耦电容的概念，希望跟大家讨论一下：
* C- {* q: J) |& E     在《信号完整性分析》书中，去耦是根据电源的供电相应时间来定义的，f=1/(2π根号LC），那么C越小，谐振频率越大，谐振时候的周期就越小，响应时间短，这是为什么小电容靠近引脚放，大电容可以拉开一点距离的原因。那么在《电磁兼容》中提到，挑选去耦电容主要根据谐振频率，低于谐振频率，电容表现出电容特性，高于谐振频率以后，因为引脚和引线的影响，电容器开始表现出电感特性，那么在这里，去耦电容到底表现出什么样的作用？跟前一个概念：供电相应时间有什么差别和联系？
       还有，电源平面和地平面的质检平行电容板效应，它的去耦效果到底有多大？同样在两本书中观点也不想同，在信号完整性书中，说的是“平面电容存在，但它太小了，在电源管理中起不到明显的作用，电源与地平面的实际作用就是为芯片和去耦电容间提供低电感回路，而不是提供去耦电容。”在另一本书中，“电源平面能用作有效的退耦电容，对于标致TTL及其他低速逻辑器件，分离的退耦电容可以省掉。条件是电源平面和地平面之间足够靠近。”这里有矛盾的内容吗？
+ K- }; T3 A# Y( t& S. p7 E6 T7 o     忘大侠能发表一下高见。。。

黄小乖

James‘ 发表于 2012-10-11 15:55
5 ]5 U% `. _" N能不能把快捷方式贴过来，找的话很麻烦。

; Z+ T  u7 \' d3 [https://www.eda365.com/forum.php? ... mp;page=1#pid635395

James‘

黄小乖 发表于 2012-10-11 15:43
: m/ Z% }- O: y& X) I8 N在ANSOFT仿真论坛里我又发了一次相同的帖子，那里有初步的讨论结果。如果感兴趣可以去看一下。

能不能把快捷方式贴过来，找的话很麻烦。

黄小乖

James‘ 发表于 2012-10-11 14:58
* H' u, v& }! O7 n+ H! S期待答案。

/ Z8 i6 f0 S# D- h4 l4 r在ANSOFT仿真论坛里我又发了一次相同的帖子，那里有初步的讨论结果。如果感兴趣可以去看一下。

James‘

期待答案。