DDR2的时钟线要不要加如下图的Termination Resistor

chenlinfeng88 · 发表于 2012-8-26 12:43

您需要登录才可以下载或查看，没有帐号？注册

x

DDR2的时钟线要不要加如下图的Termination Resistor，看美光的资料上说要加（图中的R=100欧），但是发现很多板子上没加。如下图：

ghtxgf · 发表于 2012-9-4 15:04

嗯，加了好

lxizj · 发表于 2012-9-3 15:40

蛮留着吧，DDR走T型拓扑的，分支又比较长时候，有时候会用到这个电阻，可以改善信号波形

l1454828 · 发表于 2012-9-3 10:55

在dimm条的JEDEC标准中是要加的，但是如果你只带了一个颗粒或者走线很短或者没有阻抗变化，就可以不加。

willyeing · 发表于 2012-9-3 09:21

可以不焊接，但是要预留，防止有的芯片在ddr clk的输入pin之间没有在芯片内部做上这个电阻，不过一般芯片都会有。嘿嘿预留是有很多好处的，即使里面有了，外面加这个电阻也很有效。

Lecky · 发表于 2012-9-3 08:57

分离点是阻抗变换的地方，在那里挂一个同特性阻抗值相同的负载，减小反射

chenlinfeng88 · 发表于 2012-9-3 07:27

Lecky 发表于 2012-8-27 08:39
3 J |7 j9 T2 o) d1 F- }$ K可加可不加，如果分支比较短，DDR的速率又不是很高，不加影响也不大。主要是分离点阻抗匹配使用，如果不加的 ...

这个电阻如何进行分离点阻抗匹配？

qsliu · 发表于 2012-9-2 23:48

学习了

Lecky · 发表于 2012-8-27 08:39

可加可不加，如果分支比较短，DDR的速率又不是很高，不加影响也不大。主要是分离点阻抗匹配使用，如果不加的话，信号质量会差点。

chenlinfeng88 · 发表于 2012-8-27 07:34

part99 发表于 2012-8-27 00:41
& ^( Y6 d. }" }+ V% ]' j0 P当然要加，差分信号就是靠这个电阻的电压差来识别0和1的。

但是我发现论坛上很多设计的DDR的板子都没有加。。

part99 · 发表于 2012-8-27 00:41

当然要加，差分信号就是靠这个电阻的电压差来识别0和1的。

qingtian52014 · 发表于 2012-8-26 20:11

可以预留

		自动登录	找回密码
密码			注册

推荐内容 /1