巧用DATASHEET核对板文件中元件物理封装的正确性

ddhr2001 · 发表于 2012-6-12 15:39

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

提供了位图转矢量图；板文件输入中文和LOGO的方法

chensi007 · 发表于 2014-3-3 19:20

本帖最后由 chensi007 于 2014-3-3 19:28 编辑

北漂的木木发表于 2014-3-3 10:387 k2 }6 Y' D, L, I! ^& ?7 J7 ]
呵呵，没有必要这么麻烦啊，可能我习惯自己的画的封装，有自己的封装库。

那是你对你自己作的封装很自信。你相信你的封装不可能错。

但常在河边走。。。。

我在作封装时除了核对几次封装参数，仍然会对封装存有不信任感（怕万一），这时候楼主提到的方法就很有效果了，直接把DS中的封装提取出来再缩放成真实大小导入到封装中直接核对，这样的封装万无一失。而且后续还能作出很好看的工艺文件。

北漂的木木 · 发表于 2014-3-4 10:30

chensi007 发表于 2014-3-3 19:205 i/ y8 z9 B9 S1 L
那是你对你自己作的封装很自信。你相信你的封装不可能错。但常在河边走。。。。5 J4 u" U+ O% u& [- H
: e( U8 @& i" t1 B
我在作封装时 ...

用自己的库，很爽，最常出错的不是封装尺寸不对，是管脚顺序不对，尤其是三极管，MOS管，这个的根源在原理图，你懂的……
要说封装不合适，倒有一次，是调用别人的封装，结果焊盘太窄了，还好能用。
如果管理好自己的库文件，就不必要后续的封装检查，除非调用出错。总之，还是粗心导致。

chensi007 · 发表于 2014-10-28 22:05

Jessica2014 发表于 2014-10-28 15:15" w3 ^' k& d. P- ?, k2 A, ?2 B+ ]
可是选哪个点来将提取的图与建好的封装重叠呢？

建LIB时，要画元件的BODY。如下图的D1和E1.这个大小正好和提取的图最后是能吻合到的。。。。。。。。。。。。。。。

szkalwa · 发表于 2015-1-12 17:40

只要DATASHEET没错，那么自己做的LIB不会出错的。不过还是谢谢你的分享！

qiangqaz · 发表于 2014-12-16 20:00

顶一个，CorelDRAW竟然可以这么玩

hurry0603037 · 发表于 2014-12-16 16:33

tianyia · 发表于 2014-12-15 16:11

就是有点晕

meng110928 · 发表于 2014-10-29 09:52

这个方法不错，我一般是做个标注，方便检查，不过一般封装都没问题。

Jessica2014 · 发表于 2014-10-29 09:45

chensi007 发表于 2014-10-28 22:05) `& b/ Q \4 @+ Z# S& B8 k
建LIB时，要画元件的BODY。如下图的D1和E1.这个大小正好和提取的图最后是能吻合到的。。。。。。。。。。 ...

哦！好的，谢谢！

mwh_80 · 发表于 2014-10-28 18:15

支持

Jessica2014 · 发表于 2014-10-28 15:15

chensi007 发表于 2014-3-3 19:20
+ k$ j2 T) c3 ?/ t4 j9 V/ f) H那是你对你自己作的封装很自信。你相信你的封装不可能错。但常在河边走。。。。
7 R( w! l4 ?, M& g5 o: t' D2 F( F" A c. T/ R' D/ J' B7 a9 J; \
我在作封装时 ...

可是选哪个点来将提取的图与建好的封装重叠呢？

jandylen · 发表于 2014-3-5 12:30

也是一种方法。

北极星 · 发表于 2014-3-3 21:40

谢谢分享，刚好给新人看看

北极星 · 发表于 2014-3-3 21:38

谢谢分享，刚好给新人看看

北极星 · 发表于 2014-3-3 21:38

谢谢分享

		自动登录	找回密码
密码			注册

巧用DATASHEET核对板文件中元件物理封装的正确性

EDA365欢迎您！

评分

评分

杰出贡献奖

推荐内容 /1