EDA365电子工程师网

标题: 再发PCB，求高人们再次指导指导！！！！ [打印本页]

作者: 77991338 时间: 2012-6-8 17:23
标题: 再发PCB，求高人们再次指导指导！！！！
这是上次发过的那块PCB的改版，目前已经完成快要准备发出加工了，自己也来来回回的检查了好几次了，发上来请高人帮忙指点下还有些什么问题。{:soso_e183:}

PCB.rar (1.17 MB, 下载次数: 247)

作者: part99 时间: 2012-6-9 11:50
上次我说的spi总线的问题，你并没有改。

作者: 77991338 时间: 2012-6-9 12:54

part99 发表于 2012-6-9 11:50 7 O3 _% R# R% x t& D/ X5 g
上次我说的spi总线的问题，你并没有改。

你说过的这个问题上次我也问过我们公司的其它同事，因为射频这一块我不是很了解，这个RF电路模块我都是直接在他们以前的设计上抠过来的，他们说这块电路设计在调试中已经是成熟模块了，不需要在进行修改就按照这样的做就行了，我也就没去和他们较真了，现在听你这么说就有点纠结了。。。。。。。

作者: eeicciee 时间: 2012-6-10 14:22
1、C354和R123等，器件干涉很严重但是空间是足够的。如果这个块板叫别人来手焊，你就会痛骂设计的人员了。
2、有好多电解电容没有给出正极标示。
………………………………
………………………………

作者: eeicciee 时间: 2012-6-10 17:57
用+号不用阴影。讲得不错。之前没有注意这个细节

作者: 77991338 时间: 2012-6-11 08:20

eeicciee 发表于 2012-6-10 14:22 $ U3 B8 Q) m/ c6 v; ], [. s
1、C354和R123等，器件干涉很严重但是空间是足够的。如果这个块板叫别人来手焊，你就会痛骂设计的人员了。
+ M- H/ z% B0 h8 @4 D ...

呵呵，谢谢你的指点。这个器件摆放太靠近这个问题其实不大，一般我做封装我都会比实物稍微大一点，像你说的这个电解电容和电阻的问题在后期焊接的时候两个器件实物之间还是会有很空的一段距离的。至于电解电容的方向问题，不好意思，我在上传PCB的时候将所有的区域显示关闭了，导致你在看PCB的时候看不到电解电容的负极阴影。我们公司一般都是按照阴影来确定电解电容方向的，因为有时候用+号的话，+号很小焊接工人有时会不注意出现失误。

作者: eeicciee 时间: 2012-6-11 08:42
{:soso_e189:}哦哦

作者: 黑驴蹄子 时间: 2012-6-11 13:08
你这板子有些网络的CONNECTIONS用虚线表示是在那里设置的啊？

作者: 77991338 时间: 2012-6-11 13:15

黑驴蹄子发表于 2012-6-11 13:08
* g. h0 C4 f8 }2 g你这板子有些网络的CONNECTIONS用虚线表示是在那里设置的啊？

不是吧，我的板子上还有飞线还存在未连接网络？

作者: 黑驴蹄子 时间: 2012-6-11 13:37

77991338 发表于 2012-6-11 13:15 5 Y/ i6 I6 s' ?2 e) [/ J
不是吧，我的板子上还有飞线还存在未连接网络？

{:soso_e120:} 是我把覆铜隐藏了就有网络线了啊，那个虚线是怎么设置的

作者: wanghanq 时间: 2012-6-11 13:54

eeicciee 发表于 2012-6-10 17:57 ; D5 H( \/ w. U2 A( X0 A
用+号不用阴影。讲得不错。之前没有注意这个细节

我见到的几种省油墨形式（并列排列时的优缺对比）

作者: 77991338 时间: 2012-6-11 14:01

黑驴蹄子发表于 2012-6-11 13:37 " [) a; ?, B( Q
是我把覆铜隐藏了就有网络线了啊，那个虚线是怎么设置的

这样啊，吓我一跳呢。这个应该是显示设置的问题呢，我自己也发现了这个问题，我在我自己的电脑上看焊盘到焊盘的飞线都是实线，从焊盘出了线或者落孔以后还未和其它焊盘连接之前这之间的飞线都是虚线。

至于怎么设置，说实话，我还真忘记了，尴尬啊。{:soso_e143:}因为我现在用AD都是会自带一个我自己原来老早就设置好了然后导出模版，每次新装软件我都会将模版都导入软件，这样就不用每次重装都要去设置一番才能变成习惯用的。不过这个设置是在T+P的设置窗口里面设置的。具体哪个我得找找。

作者: tzwhzf 时间: 2012-6-11 14:27
布局太凌乱，走线太不规划，该多加锻炼，双面板即可。
好好努力。

作者: 洒脱伊人 时间: 2012-6-11 15:34
这个板子好熟悉啊

作者: 77991338 时间: 2012-6-11 15:40

洒脱伊人发表于 2012-6-11 15:34 4 d: k/ @0 b8 N( ~( H" T
这个板子好熟悉啊

对，这个上次发过一次，现在是改板以后准备发出加工的，在发上来让大家帮忙看看有没有什么问题。

作者: 洒脱伊人 时间: 2012-6-11 15:54
感觉我也画个这个板子

作者: 77991338 时间: 2012-6-11 16:04

洒脱伊人发表于 2012-6-11 15:54 / O9 L' L) D) g
感觉我也画个这个板子

有可能是一些功能模块相似把

作者: eeicciee 时间: 2012-6-11 16:53
公司电脑不让下载，宿舍能下但是又看不了。唉。晚上在宿舍下，明天拿来公司看

作者: 77991338 时间: 2012-6-11 16:57

eeicciee 发表于 2012-6-11 16:53 / V# u: T1 X. n
公司电脑不让下载，宿舍能下但是又看不了。唉。晚上在宿舍下，明天拿来公司看

啊！！这么麻烦啊，你们公司也是内外网隔离的么？我以前那个公司也是的，这样有时候很麻烦呢。

作者: eeicciee 时间: 2012-6-12 09:25
1、J9出来的线都应该是差分对，你没走成差分对
2、J25（是个电容，由此可见，器件命名有待规范和统一）的差分网络没看明白，为什么在顶层走了那么长的距离？还是并联在差分网络里的。
3、原点上方是不是Mark点，没有放进去，不知道你是忘记还是暂时放那里的。
4、J12的差分对，没按差分规则走
5、keep out层和负片的边界没有很好的重叠
6、接插件干涉问题还是很多。

作者: 77991338 时间: 2012-6-12 10:23

eeicciee 发表于 2012-6-12 09:25 ! L: h- J4 q6 H [3 N
1、J9出来的线都应该是差分对，你没走成差分对1 o9 @' S$ j2 u' U2 m1 I
2、J25（是个电容，由此可见，器件命名有待规范和统一）的差 ...

很感谢你的点评。
在这里我说一下：J9与J12的两组信号线都不需要差分形式的走线，J12的两根信号线只是需要一点点等长要求，J9是两颗功放的信号线，其中一个功放是预留出来的。
J25并不是电容，而是咪头，也不是差分网络，可能是我的走线习惯，遇到一组两根线我会两根线同时走线，可能就无意中走成了差分形式。
那个MAKE点是放在工艺边上面的，我们公司的规定，工艺边上3个Make点4个安装孔，我也没办法。
“keep out层和负片的边界没有很好的重叠”这句话我不是很理解，请教一下，我现在内点层都是做的正片，这个负片和板框之间还有什么要求么？
确实，我也好好看了下，在接插件方面，有些接插件的背面的器件我放的确实离的有点近，对焊接上来说有点挑战。不过也还好，可能是我们每个人的库的精度不一样，我自己做的库都会留有很大的余量，器件干涉还不算很大。上一次的板子做出来以后看了下（上次是在外面机贴回来的），都没有什么问题，我也就小小的偷了下懒了{:soso_e113:}。

作者: xuqianjin 时间: 2012-6-16 09:00
我挺好奇，为什么要用四层板啊，两层不够吗

作者: 77991338 时间: 2012-6-16 09:26

xuqianjin 发表于 2012-6-16 09:00
9 @: h" _! q3 {: ^2 r我挺好奇，为什么要用四层板啊，两层不够吗

推推挤挤两层是肯定够的，不过因为板子上一些信号比较重要，还有GPS GPRS等重要模块，当时就又加了两层单独给出一个地层。

作者: eeicciee 时间: 2012-6-17 21:09
咋不把最终牌发出来

作者: jacklfeng 时间: 2012-6-20 17:10
有一点很重要，焊盘铜皮全连接了，不好焊啊！哥们。

作者: 2009zhaoqf 时间: 2016-10-31 11:45

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)