去耦电容放置在BGA pad的via上DRC检查如何设置不报错

骑驴找宝马 · 发表于 2012-5-23 11:24

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

请问这样放置BGA的去耦电容，如何设置才能让DRC不报错？

骑驴找宝马 · 发表于 2012-5-28 09:48

BGA深度太深，走TOP是没机会了，不知道你们做过没有，是freescale的i.MX53,比较难搞

xiaochenchu · 发表于 2012-5-28 07:16

你那三个pin是一个网络的，可以top层走线，然后用一个via，就可以给去耦留个位置了。。。

骑驴找宝马 · 发表于 2012-5-24 15:55

BGA间距太小啊，没办法，还是尽量不要把via放pad上

xiaochenchu · 发表于 2012-5-24 15:43

为啥这么放啊？

骑驴找宝马 · 发表于 2012-5-24 14:59

谢谢你，procomm1722

procomm1722 · 发表于 2012-5-24 10:49

您的問題應該是 Via on Pad 的問題.
通常是不允許的. 如果要不想要有 DRC , 則兩個方式可處理.
1. 直接 Waive DRC , 或是下 No DRC 這個 properity , 不過不建議如此操作.
2. 在Constraint manager 中 , 在Analysis mode 裡面去把 SMD pin mode 功能設定出來使用.

wwddss_1976 · 发表于 2012-5-23 22:16

DRC模式下设置中关闭相应DRC检测就行了

骑驴找宝马 · 发表于 2012-5-23 15:30

没人帮忙吗？我现在报了一堆PV的问题

:'(

		自动登录	找回密码
密码			注册

去耦电容放置在BGA pad的via上DRC检查如何设置不报错

EDA365欢迎您！

评分

推荐内容 /1