EDA365电子工程师网

标题: 求高手解决allegro 16.3铺铜不避让 [打印本页]
作者: matianyi    时间: 2012-4-18 15:19
标题: 求高手解决allegro 16.3铺铜不避让
本帖最后由 matianyi 于 2012-4-18 15:23 编辑 - U# W* Q- H$ ]: i+ T& U+ M! i
) [# E( c. z! Y4 V5 O; w
      
3 P& A. L: L( ^* Z( V2 G四层板  top层铺铜对via、line、pin有些地方不避让，其它三层都没有问题，已经smooth了，我个人感觉是规则设置的问题，还有就是铺铜后进行split plane顶层的所有静态铜会消失，求高手解决！
作者: yaojun    时间: 2012-4-18 15:21
查看一下已避让的 再看一下避让的 这俩种在规则中的设置 应该是规则的问题
作者: matianyi    时间: 2012-4-18 15:25
还有就是铺好铜之后，进行split plane后 所有顶层的静态铜会消失
作者: yaojun    时间: 2012-4-18 15:35
你说的这个split shape 你具体的是掏洞 还是CUT了一块  ？
作者: matianyi    时间: 2012-4-18 15:37
就是分割不同的地 AGND  SGND
作者: matianyi    时间: 2012-4-18 15:42
如图所示，是进行过分割后的，静态铜都消失了

M8V7C9E}~P19N@SJN)$938V.jpg (136.19 KB, 下载次数: 2)

M8V7C9E}~P19N@SJN)$938V.jpg
作者: yaojun    时间: 2012-4-18 16:10
matianyi 发表于 2012-4-18 15:42
. A+ I( a2 V/ X+ [如图所示，是进行过分割后的，静态铜都消失了
  J$ Y; h0 l) S  @' J. g; x1 X% }
画个route keepin  就飞不了
作者: matianyi    时间: 2012-4-18 16:48
我有画route keepin的，还有package keepin 都有的  
作者: yaojun    时间: 2012-4-18 17:44
matianyi 发表于 2012-4-18 16:48 - w4 e# t( A  x
我有画route keepin的，还有package keepin 都有的
$ L8 k, ^6 R8 z7 y  _4 f4 n
那就狠一点吧 直接锁了
& D; c$ g) v9 R
作者: matianyi    时间: 2012-4-18 19:32
？？( A+ a3 q$ a3 r" f0 o6 I7 U3 B
什么是直接锁了？？？
作者: matianyi    时间: 2012-4-19 08:27
求高手给点意见！
作者: xuxiaoxiang    时间: 2012-4-19 09:25
楼主,使用原厂菜单split plane命令会以route keepin为准做一个shape，会把当前层的所有shape全部删除，你可以试下，其它三层用split plane时应该都会这样。你可以先把比较小块的gnd先手动画块shape铺上，然后以route keepin使用z-copy命令copy一个整块的作为另一个Gnd，在使用shape void去避开相应的讯号。
作者: xuxiaoxiang    时间: 2012-4-19 09:45
补充一下，或者像9楼说的那样，把shape  fix住以后，在做split plane~~
作者: matianyi    时间: 2012-4-19 09:56
我试过fit不管用，一样会消失，我先试下你上面说的，谢谢啦~~
作者: matianyi    时间: 2012-4-19 10:05
xuxiaoxiang 发表于 2012-4-19 09:25
6 @" s/ f# N4 `. q楼主,使用原厂菜单split plane命令会以route keepin为准做一个shape，会把当前层的所有shape全部删除，你可 ...

! Y' ?9 G" B) j+ v/ `8 ?5 B/ W9 b bottom层一样有元件，可以做split plane，top层静态铜仍然会消失。还有就是不避让的问题
作者: xuxiaoxiang    时间: 2012-4-19 10:14
板子里面top已经铺上的shape fix住以后，再做整版的分割，fix住的shape就不会被删除的~~~你可以用show element这个命令去看一下shape，有没有fix属性，有可能是没有设上
作者: xuxiaoxiang    时间: 2012-4-19 10:27
这个不关零件的问题，你用split plane做哪一层的shape，在那一层上面原有的shape会被删除（如果有）
作者: xuxiaoxiang    时间: 2012-4-19 10:33
matianyi 发表于 2012-4-19 09:56 $ }0 T) h" R2 [% z4 H- Z
我试过fit不管用，一样会消失，我先试下你上面说的，谢谢啦~~

# t9 P9 A7 i% Y+ Y; Qtop层可以铺上了吗？3 S! z* m# D6 i7 E
作者: xuxiaoxiang    时间: 2012-4-19 10:36
matianyi 发表于 2012-4-19 10:05 ) p# p1 [/ C( y4 I4 E* R
bottom层一样有元件，可以做split plane，top层静态铜仍然会消失。还有就是不避让的问题

7 x; t$ {# \( y) J2 z- {+ P看这个铺铜不避让，有可能是板子的top数据有问题吧~~做一下dbdoctor，或者改成静态再返回动态看看会不会避让了
作者: matianyi    时间: 2012-4-19 10:50
fix是个好办法，我还有一个问题就是 中间有块区域 有一条禁止区 就像一条线一样 有L&S的DRC错误好多，很多地方都不能避让，该怎么解决呢？
作者: matianyi    时间: 2012-4-19 10:54
xuxiaoxiang 发表于 2012-4-19 10:36 ! }7 g& @5 @5 M% [
看这个铺铜不避让，有可能是板子的top数据有问题吧~~做一下dbdoctor，或者改成静态再返回动态看看会不会避 ...
! V" s- l: u& ]; |* J
你是说我的设置线宽 线距方面的数据吗？
作者: xuxiaoxiang    时间: 2012-4-19 12:56
matianyi 发表于 2012-4-19 10:50 5 f" m; e1 d4 M5 y  D
fix是个好办法，我还有一个问题就是 中间有块区域 有一条禁止区 就像一条线一样 有L&S的DRC错误好多，很多地 ...
/ V8 s& i& C2 }% r
L&S的那个DRC你可以截个图上来看看吗？
9 W+ W( ?7 b$ J/ s2 Q1 V  H9 g
作者: xuxiaoxiang    时间: 2012-4-19 12:57
matianyi 发表于 2012-4-19 10:54 9 e7 b$ j, ^$ ^" F- y
你是说我的设置线宽 线距方面的数据吗？
# j; `6 v" I7 x) Z6 W* _0 Q
我说的是板子的数据处理问题，不是设置的问题，有的时候就会出这种问题，部分避开，部分没有避开。
, g" z3 s6 t( R7 C# X  a+ K8 U* A应该不是线宽线距方面的，那边有没有region约束区域？
作者: matianyi    时间: 2012-4-19 13:12
xuxiaoxiang 发表于 2012-4-19 12:56 1 G# \, W- I6 f, r( A3 C7 @' Y- Z
L&S的那个DRC你可以截个图上来看看吗？
% l" Y4 N3 N6 ^  }
   1 X% t3 R& H4 Q( P' S7 f
走线不避让  当修改线距有时可以避让，但会有其他地方不避让。
作者: matianyi    时间: 2012-4-19 13:18
xuxiaoxiang 发表于 2012-4-19 12:57 6 M' }+ r/ W2 e. p# v
我说的是板子的数据处理问题，不是设置的问题，有的时候就会出这种问题，部分避开，部分没有避开。
4 U0 l, `( n7 m% X6 O  {" Y应该 ...
6 S3 q$ v0 w2 m9 g# _- y5 W' m3 v8 c
我之前好像做过一个region 用来防止BGA区域铺铜的，但这个是我几天前的，我重新编辑的，BGA区域还有铺铜呢。 你说的top层数据处理我不太懂，能说的细一点吗？TKS~
作者: xuxiaoxiang    时间: 2012-4-19 13:30
matianyi 发表于 2012-4-19 13:12 # b6 H6 ]3 V) q
走线不避让  当修改线距有时可以避让，但会有其他地方不避让。

& B" ?$ h% x' R/ {; t有可能是软件问题吧~我以前也遇到过类似的问题，也没有找不到问题在哪~后来我就改成静态的top避一下，再改回动态的铜应该就好了
作者: ALLEGROPCB    时间: 2012-4-20 11:52
弧形 线惹的祸。 碰到过。  你你感觉有问题的线。重新画一下。就OK 了
作者: hcf830716    时间: 2012-4-20 12:04
把走线改为45度试试，好像之前也遇到过
作者: 静音    时间: 2012-4-20 12:27
避让的方式你设置了吗？
: ?5 t2 m! ^: c" ?第二个问题，你把anti etch包含静态铜试试
作者: matianyi    时间: 2012-4-20 13:00
谢谢大家的帮助~~
作者: matianyi    时间: 2012-4-20 13:02
我现在弄好了' z& i7 e$ X- O' u0 o6 Q
我发现是两个元件封装的问题，我之前有把封装修改过，之后我更新了元件的封装便出现了这个问题，我改回用之前的封装就好了。
作者: matianyi    时间: 2012-4-20 13:05
静音 发表于 2012-4-20 12:27 7 [; S7 u1 l+ H$ g! M3 M& h0 }' a* B
避让的方式你设置了吗？4 J5 A2 F! @  O* `; s- ]8 M/ a
第二个问题，你把anti etch包含静态铜试试

. w1 H5 C, F0 R* f% p避让方式我有设置，那个anti etch不是只针对动态铜吗，我的静态铜在split plane的时候会消失。
作者: 静音    时间: 2012-4-22 12:01
matianyi 发表于 2012-4-20 13:05 5 o4 h. z. ]: c. u3 y! D2 N3 c: T, G
避让方式我有设置，那个anti etch不是只针对动态铜吗，我的静态铜在split plane的时候会消失。
' i  S! p4 ^% d- D  _
你包含静态铜的范围，自然而然即使消失，也维持了原来的样子啊
作者: matianyi    时间: 2012-4-24 09:24
不是同已网路的静态铜不是要避让的吗
作者: 冰妖石    时间: 2012-4-24 13:22
不要去搞什么静态铜箔了，都搞成动态的不就好了？删了再铺就是了。没搞明白静态铜箔有什么好的？
作者: matianyi    时间: 2012-5-7 13:13
冰妖石 发表于 2012-4-24 13:22   D+ p7 n: r' i5 i# w/ `
不要去搞什么静态铜箔了，都搞成动态的不就好了？删了再铺就是了。没搞明白静态铜箔有什么好的？
$ E9 @5 |, |+ l  B* K1 D/ [! c: t
动态铜每次铺的时候都要好长时间，而且还很容易出错，我感觉是这样~
作者: matianyi    时间: 2012-5-7 13:19
我出现这种状况的原因是我更改了我的电源IC的package，我用以前的就没有问题了，两个package的不同点就是前一个的IC中间有一个大面积的接地pin，而后面的我把它给去掉了，但这个地在IC datasheet中是没有net的，我感觉加不加都没有太大关系，但是却产生了很大的变化，请高手解释一下啦~~~
作者: T_rain    时间: 2012-5-9 14:49
smooth一下
作者: wanily    时间: 2012-5-9 22:12
对 SMOOTH一下
作者: linking_ma    时间: 2012-5-9 22:23
以前也遇到过，有个地方切一点，就跑飞了，很纠结
( z' e3 O. ]: `  {- bdatabase check也没用。
, i' Y: m; E) _4 ^很难处理，就只有一层这样，其它的层都ok,整块铜是直接通过rout keepin来zcopy的  s1 W' `- o! }. N1 Y' v9 n& C
后面还是没搞定，就把走线移了一点，再切，又好了...6 c+ S! \2 S/ b" g0 s: M
可能是软件算法有点错误，你把要切的铜旁边的走线稍稍移点再试下，看效果如果。
作者: puhui    时间: 2012-5-10 12:01
TOP层的铜可以删了在重新铺下，应该就会好的
, l  L, Z1 J3 ?8 T$ ^做split plane时，本层的铜都会消失，这是肯定的，因为这个命令就是这样的，您可以在您之前铺地静态铜的周围画上anti_etch，那么使用split plane就会把那块分离出来了
作者: hxyppt    时间: 2012-5-14 10:55
静态铜箔是不会自动避让的，只有手动避让才行！还有你做的split plane是针对哪一层的，一般我们都只对内层做split plane，如果你针对顶层，那之前的铜箔肯定会消失啊！
作者: gaoxiuzhang    时间: 2012-5-14 13:48
把文件法上来看看。。。
作者: 浪子    时间: 2012-5-15 10:39
16.3俺也碰过这个问题，好像不是封装问题，是板子太大，一块铜皮太大，软件处理不过来。俺的处理方式是用几块小一点的铜皮拼在一起。
作者: liutianxiang    时间: 2016-1-3 15:56
不能管铜，只能手动覆铜，要不能之前画的小铜皮会被挤掉



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2