请问：两个MCM之间的叠层设计是在cadence中的那个产品中做的？

ermao4874326

Rt：三维MCM的叠层设计是怎么做的？是在一张版图上完成的还是分别用两张板子做两个MCM，然后由生产厂商完成两个MCM的互连以及封装？

stupid

ermao4874326 发表于 2012-4-5 09:37
& e0 ~- l) h( n1 b- {# U感谢版主解惑~

不客气，不过TSV 现在能做的也局限于那几家封测大厂。

. C' L8 s' D2 p  X) N1 [. N
FPGA具有产品设计者可以自行修改其内部逻辑的优点。作为开发费用持续上涨的ASIC和ASSP的替代品，越来越多的电子产品开始配备FPGA。FPGA竞争力的源泉来自于半导体制造技术的微细化。FPGA便于在保持设计相同的前提下增加产量，非常适合量产，能够使企业在第一时间采用最尖端的制造技术。因此，FPGA相对于ASIC、ASSP优势明显，形成了促进企业采用的良性循环。

　　在走在微细化尖端的FPGA企业的心目中，众多技术中，能够作为新一代附加值的技术是贯穿Si芯片的通孔，也就是TSV（硅通孔）。作为能够与制造技术的微细化相结合，或是在某些情况下替代微细化的实现技术，TSV的开发正在加速。

. S! K' \- j) {; S2 c$ Y5 ^　　从FPGA企业开发TSV技术的情况来看，美国的大型企业赛灵思（Xilinx）与阿尔特拉（Altera）表现超群。率先投入量产的是赛灵思。该公司于2011年10月宣布，基于“堆叠硅片互联（Stacked Silicon Interconnect）”技术的第一款FPGA“Virtex-7 2000T”已经开始供货，该技术是在形成了TSV的Si转接板上排列多枚FPGA芯片，使其集成在同一封装内。Virtex-7 2000T排列了4枚相同的28nm工艺的FPGA芯片。与在封装基板上安装芯片相比，这项技术具有能够提高芯片间的布线密度、缩短布线长度的优点。该公司开发这项技术的目的是推动FPGA高集成化的发展，使之超越制造技术微细化的速度。

　　FPGA行业的另一位翘楚——阿尔特拉也展开了行动。该公司早已表明正在开发基于TSV的芯片集成技术，并且在2012年3月下旬正式宣布与台积电（TSMC）合作开发出了使用TSMC的CoWoS（Chip on Wafer on Substrate）集成工艺的三维集成电路测试器件。阿尔特拉的目的与赛灵思略有不同。从目前官方发布的信息来看，赛灵思的主要目标是大规模FPGA的高集成化，阿尔特拉的目标则是把包含FPGA的逻辑芯片与模拟电路、存储器等多种要素技术集成在单一器件之中。其集成化对象中也包括阿尔特拉致力开发的光通信技术等。
6 g& V6 m" U, w9 G: _5 H, D3 H" Y
　　今后，希望FPGA行业的双雄以TSV为舞台切磋技艺，加快这项技术的发展

ermao4874326

stupid 发表于 2012-3-27 10:29
类似于这样，仅供参考。

1 r$ x5 A4 \& C0 N感谢版主解惑~

stupid

! g  j/ |" k" [8 S, [" [; [类似于这样，仅供参考。

ermao4874326

# c4 A& u0 N  S( {4 ^$ a

stupid 发表于 2012-3-22 16:48
APD可以做这个事，最终目的是做到一块基板上，所以要统一叠层。

) ]" y+ X' z" y. C7 M我用的是SIP，要做两个MCM的3D垂直互连。我搞不太明白，是先分别做两个BGA封装的MCM，然后再将两个BGA上下放置，垂直互连吗？还有，上下两个MCM的电源层都是一样的，怎么样能合并到一起？

stupid

APD可以做这个事，最终目的是做到一块基板上，所以要统一叠层。

dzyhym@126.com

抱歉 请上网查下 没有作过类似芯片封装