6层板 MID 4个DDRII 阻抗匹配设计要求

风冰子 · 发表于 2011-9-5 10:56

您需要登录才可以下载或查看，没有帐号？注册

x

下面是本人最近做一块6层 4个DDRII MID ，打板时需要出一个阻抗匹配文件要求，分享给大家参考！

6层MID 4个DDRII 阻抗匹配要求.pdf (385.36 KB, 下载次数: 2160)

zhuyt05 · 发表于 2014-7-14 14:46

风冰子发表于 2011-9-6 15:26$ a2 ^, J1 {4 Q5 s3 _ _, w- l9 \
你是问哪个怎么做到的？4 a7 ]# O7 _6 W% Y- u
这些阻抗要求时给板厂来去做的，PCB只需要按常规线宽layout好就可以了！

如果是同一层，线宽5mil阻抗为50欧姆，那么线宽8mil就一定会小于50欧姆呀，LZ你确定厂家没有改线宽吗？

bingshuihuo · 发表于 2014-7-14 13:52

谢谢分享

lcywzg2008 · 发表于 2012-10-27 09:17

看看

candid · 发表于 2012-10-27 08:55

谢谢lz

jima · 发表于 2012-10-26 23:59

是个很好的参考资料，我最近也正在做6层板

cxt668 · 发表于 2012-9-1 21:37

参考参考！！

gens · 发表于 2012-9-1 15:58

谢谢分享

ai小叶 · 发表于 2012-8-9 21:28

太经典了，谢谢楼主

ai小叶 · 发表于 2012-8-8 21:28

chenyr · 发表于 2012-7-17 17:02

谢谢分享，正学习中。

chen6699 · 发表于 2012-5-18 13:51

很好的资料!多谢分享!

风冰子 · 发表于 2012-5-17 15:29

bsy1418 发表于 2012-5-8 11:13
& F2 L7 m# H: M$ Z) _楼主，你这个DDR2的地址和控制信号线没有加终端上拉电阻？工作跑起来没有

打了样板，没有批量！跑是可以跑起来

风冰子 · 发表于 2012-5-17 15:28

alee_love 发表于 2012-1-12 14:04 $ b/ N/ C- ?7 N
楼主这个是amlogic的方案？

是的！

qqjiaqq001 · 发表于 2012-5-10 16:09

谢谢分享啊

bsy1418 · 发表于 2012-5-8 11:13

楼主，你这个DDR2的地址和控制信号线没有加终端上拉电阻？工作跑起来没有

		自动登录	找回密码
密码			注册

推荐内容 /1