铺铜增强导电性是出现奇怪的问题

yyhaobb · 发表于 2011-9-1 14:16

您需要登录才可以下载或查看，没有帐号？注册

x

我在用cadence画4层板得时候遇到问题了，在TOP层铺铜的增强电源导电性的时候，在铺的铜皮放置过孔时就出现了thru pin to shape spacing 的DRC错误，不知道该怎么解决希望各位高手给予帮助十分感谢!!!

procomm1722 · 发表于 2012-4-14 17:19

樓上提醒的沒錯 , 不過您老也諒解大多數的人都是在沒有被正常培訓下就上場的人.
對名詞說法上的不正確, 知道也就過去了

niuwa · 发表于 2012-4-13 09:23

这种报错别一碰到就出来求助，先看看drc的信息的具体内容，尝试自己去解决。实在不行发出来求助也得至少截个图吧

niuwa · 发表于 2012-4-13 09:21

“铺铜增强导电性”

你们都不认为这话说得有问题么？导电性是物质的固有属性。只能说铺铜增强通流能力，铺铜增强EMC屏蔽的效果

procomm1722 · 发表于 2012-4-12 16:36

我沒qq

yyhaobb · 发表于 2011-9-1 17:40

我是动态铜皮 smooth的我可以加你qq吗

procomm1722 · 发表于 2011-9-1 17:09

sorry , 我剛剛解錯了. 應該不是您的狀況.
1. 您的鋪銅環境是使用動態還是靜態銅?
2. Shape fill 是設在Disable 還是Smooth ?

這兩個狀況要先釐清, 才能接下去解.
或是把 board file 傳上來幫您看也可以.

yyhaobb · 发表于 2011-9-1 17:01

那要怎么要过孔啊你叫我好友可以吗

procomm1722 · 发表于 2011-9-1 16:58

那 via 呢? 該不會是放個 dummy net 的 via 吧？這樣的話也是會隔開的 .

yyhaobb · 发表于 2011-9-1 16:45

我是先铺铜再放via的，还有那个普通我已经设定电源网络了

procomm1722 · 发表于 2011-9-1 16:37

應該是鋪銅時沒有把net設成和那個 Via 用的相同

yyhaobb · 发表于 2011-9-1 16:32

我可以加你好友吗

yyhaobb · 发表于 2011-9-1 16:29

你可以说的具体点吗为什么我之前方的过孔没有报错啊

Daniel_wang · 发表于 2011-9-1 16:22

你铺的shape 与这个thru pin 不是一个属性的当然会出现这种DRC
如果他们要为同属性那就将shape 给个一样的属性如果以一样就要避开 void all下

yyhaobb · 发表于 2011-9-1 14:56

有哪位高手知道一定帮我给我建议！！

		自动登录	找回密码
密码			注册

推荐内容 /1