求教：晶振串联电阻应该靠近哪边？

lizk

一，串联端接之所以靠近源端，是因为IC的输出电阻总是很小，小于传输线的特性阻抗。（所以，通常传输线特性阻抗为50欧姆的PCB板中，串联端接电阻总是小于50欧姆。串联之后，源端才和传输线匹配）。
) c) E. t$ Z; H7 g二，同理并联端接之所以靠近终端，是因为IC的输入电阻总是很大，大于传输线特性阻抗。（所以，通常传输线特性阻抗为50欧姆的PCB板中，并联端接电阻总是大于50欧姆。并联之后，终端才和传输线匹配）。）
8 {$ E  F3 o) }5 q请问一下：：：：：在晶振电路中，IC和晶振哪个是源端？哪个是终端？

mindray_ty

晶振电阻靠近驱动端可靠！

jimmy

不讨论220欧阻值的问题.因为这已经涉及到硬件原理.你需要发到硬件交流区.

lizk

jimmy 发表于 2011-9-1 12:40
晶振的第三脚为clkout,明显这里是输出信号,驱动端.

9 L, Q; L& E& j! g+ f- S0 ~0 N; k6 u源端端接电阻应该靠近驱动端放置.

Jimmy，可不可以帮忙看一下这张图，为什么串联电阻是220欧姆呢？难道是晶振的传输线这一小段特别（线宽更小），阻抗不止50欧姆，而是大于220欧姆的。谢谢谢谢谢谢谢谢谢谢！！

jimmy

晶振的第三脚为clkout,明显这里是输出信号,驱动端.
% \$ ^, S, G& m
! p+ g( ~- B; K3 e3 q( N4 F源端端接电阻应该靠近驱动端放置.

lizk

这张。

lizk

well 发表于 2011-9-1 11:54
有源晶振串联47到50欧姆的电阻是做阻抗匹配。

谢谢！！！。这张原理图又是为哪般呀。。。。大于50了。难道是晶振和晶体串联电阻理念不一样？？？

lizk

well 发表于 2011-9-1 11:54
  e2 V" A* m& x" @( l% _: ~$ p有源晶振串联47到50欧姆的电阻是做阻抗匹配。

就是小于50咯

caiyongsheng

lizk 发表于 2011-9-1 11:31
9 p1 h* v" ?, L% O( i0 l再请教一下。串联的电阻是不是都很小，小于50，（传输线特性阻抗）？？？？？？谢谢！！！！！

就是出于信号完整性的考虑，如反射，阻抗匹配，阻值一般为22R-33R不等，如果时钟不是晶振产生的，是从芯片如FPGA或者ASIC引脚出来的，这个电阻显得尤其重要。

well

有源晶振串联47到50欧姆的电阻是做阻抗匹配。

lizk

caiyongsheng 发表于 2011-8-31 14:14
楼上的大哥，很抱歉，原图不能给你哟，因为我们正在生产这个东西，这个图是出自老美的。我只能告诉你的是这 ...

* r2 e: V) I) E6 E) J- ~再请教一下。串联的电阻是不是都很小，小于50，（传输线特性阻抗）？？？？？？谢谢！！！！！

dszfp

学习了

lizk

caiyongsheng 发表于 2011-8-31 14:14
1 X: {7 t+ N, z! C' z# L8 b楼上的大哥，很抱歉，原图不能给你哟，因为我们正在生产这个东西，这个图是出自老美的。我只能告诉你的是这 ...

好的，谢谢。可靠就行！！！

caiyongsheng

楼上的大哥，很抱歉，原图不能给你哟，因为我们正在生产这个东西，这个图是出自老美的。我只能告诉你的是这个电阻靠近晶振放置绝对没错，我这有大把的板都是这样做的。

lizk

caiyongsheng 发表于 2011-8-31 13:17
& E* N! }5 F' r* |很明显是靠近晶振端。

十分感谢你的回复。可否说一下此图的出处？？如果不是机密的话，可否与大家共享？？谢谢！！