如此简单的电路，到底错在哪里？

liwei

4 j: y% V% ^: c- w( O就2个电阻和电源地，检查竟然报错，请问到底错在哪里？

2009zhaoqf

liumi

学习，谢谢！

hosyp11

学习了，谢谢

wanghanq

, b* j9 ~8 u: Y/ J
wh：在这里出现这样的提示是DXP，AD的bug（误告）（如果你的图更大，则会出现大面积的不伦不类的误告）。
        从网上提供的信息看，当前规避方法多是建议在项目中进行编译检查
Project Compiler Error Reference_2007.pdf (513.75 KB, 下载次数: 23)

2011-7-5 19:08 上传

点击文件名下载附件
下载积分: 威望 -5

单文件和项目时报错对比（ 以前用AD时没遇到这样的情况_没在非项目中编译过...）：

----------------------------------------------------------------------



其它相同的文章：
“signal has no driver/load”的解决方法
http://blog.csdn.net/erazy0/article/details/6140847   （此帖注明“原”，但看到下面的主题及内容这个也只是一个整理贴）
( t: Y. y) l$ s
发现老早帖子“protel DXP 2004 Signal PinSignal_C1_1[0] has no driver 问题的解决方法 [转贴 2007-11-18 14:12:31]”
& {+ a- x$ C4 c/ U1 F
按理说DRC规则在SCH也应该可以设置为好，但AD现在只能在项目下进行DRC规则设置(Project Option)...

算是AD的胎生bug之一？再举例对初学者误导的胎生bug：

' q+ d4 K9 Z5 Q' s; H+ z% C

从AD6.9到AD10版本都有如下图的错误提示？
2 S6 g7 Q0 `2 d  
下载 (22.03 KB)
2011-4-2 21:51


' u0 O1 D% \) z4 P0 q
$ ]6 y. B: k8 `$ ~4 r( w栅格尺寸中对应的指示位置图示有错，易误导初使用者。
4 ]" ?2 @3 @& Y# w& j3 Q栅格尺寸是相邻两导线中心线之间的距离，如果用当前的图描述的话，至少也应是一个在线的下边沿，一个在上边沿。
显然若是画出图示中所标尺寸的铺铜，栅格尺寸需要设为：28mil（即： Grid Size  28 mil）。
这个在开始使用AD6起就反馈过，但一直如此（不知道是哪出了问题）

s494052647s

初学者飘过

kaixinmao

不知道呀！！

jimmy

因为你的电源和地是单接网络.

liwei

jimmy 发表于 2011-6-11 13:06
把两个电阻拉开一点，用线连接起来也是不会报错的．

$ P# s- L' B0 H* V1 G试了下，这样还是会报错

jimmy

把两个电阻拉开一点，用线连接起来也是不会报错的．

liwei

谢谢楼上的，真的是这种情况

xsl326835

建一个工程  把原理图放到工程里就行了！

liwei

奇怪了，今天再检测又没有那个错误提示了，看来是软件自身的问题

zezq7sxa

ERC不是DRC说错了。

zezq7sxa

在电路中这个不是错误，是软件规则检测的问题，说是没有驱动，可以忽略你要是想让他不提示错误，把R1电阻下面那个引脚改为output,R2电阻上面那个引脚改为input。或者在那里放个NO DRC。