EDA365电子工程师网
标题:
时序等长的疑问？
[打印本页]
作者:
aesther
时间:
2008-5-27 14:43
标题:
时序等长的疑问？
在小系统中
% E; f+ _! x7 F" J4 T
要求DATA中的每根信号相等
$ o: |* n* X& W
还是要求Data=address=clock?
作者:
docow
时间:
2008-5-27 16:15
如果能做到的话后者更好
& E3 S5 s) y" J4 @ ^
毕竟数据，地址，时钟工作时是一个整体
作者:
cmos
时间:
2008-5-28 10:26
按理说，如果看clock沿操作的话，clock的信号要最早到
( Z" W% E+ T2 Q; V3 _
其次是address,看到地址信号，以后再取data
5 U" }2 a$ D. ?0 p% V u
4 u/ Q: M5 u% v# r' Z9 ~! Z
但事实非如此，因为clock，data,address的拓扑是不同的，而且data是双向的。并且在芯片封装内所采用管脚模型也不同。如果还有匹配的话，就差更多了。
& F4 |! U6 W p$ f- N
. C( s* u. A8 `0 l$ t7 ?
所以这3组之间不是简单的a=b=c等长关系，而是等长的逻辑等式.具体的要看你的芯片layout guide或者reference board.
% m, m& p: i1 L" \0 @; {9 I9 V# ]
( R% r6 Y7 H8 C) X1 f! ?
如果都没有，就要做板仿了。
作者:
mark0908
时间:
2008-5-28 10:50
可能別人發了類似的貼
$ o( T* ?5 r! v; `
你搜下貼看看
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2