CPU频率上不去，Layout阶段最有可能出现的问题在什么方面？

aesther

cpu只能上到100兆，
Layout的问题出来那里？

wuxiaotao

先量量电源和时钟

aesther

原帖由 cmos 于 2008-5-29 14:44 发表
, |9 \, Z! T  L- [那就要看波形的电平是多少了，芯片管脚供电的电平是可测得。理论上可能会影响时序的可能在于，电平无法达到足够的高，比如3.3v达不到输出的2V以上，地干扰大于0.8V,这个情况极少吧，因为你是数字电路。

3 K7 l, P! }! N6 F" r" U3 `如果只跑200MHZ理论误差距离可以为多少？

cmos

那就要看波形的电平是多少了，芯片管脚供电的电平是可测得。理论上可能会影响时序的可能在于，电平无法达到足够的高，比如3.3v达不到输出的2V以上，地干扰大于0.8V,这个情况极少吧，因为你是数字电路。

aesther

原帖由 allen 于 2008-5-26 21:50 发表

0 r& |# _) h' R; M1 X( B1 {不是没有可能，电源地处理不好也可能会导致CPU频率上不去，CPU频率上去了，功耗肯定增加，在我们的电脑主板里，通常需要加压才能超频，就是这个道理，不过对于你的问题，这种可能性比较小。
除了2楼说的时序问题， ...

, x; H/ q( `! D那相比之下那个更关键？

aesther

原帖由 cmos 于 2008-5-22 17:38 发表
data ,address和clock之间的等长关系不对。预留误差过大， 是板仿的问题，和你无关。

6 B9 u& ?/ R2 _- G2 z" H) ]那你认为和接地有关系么

zsq0503

是的

cmos

data ,address和clock之间的等长关系不对。预留误差过大， 是板仿的问题，和你无关。