硬件设计的鸡毛蒜皮

懒猫1987

2 H$ L+ g9 @- b

鸡毛蒜皮之一：成本节约

* L1 e5 S# P% z6 B' o: {

现象一：这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K吧。

& c/ e9 j& `7 I, u! E$ |

点评：市场上不存在5K的阻值，最接近的是4.99K（精度1%），其次是5.1K（精度5%），其成本分别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有1、1.5、2.2、3.3、4.7、6.8几个类别（含10的整数倍）；类似地，20%精度的电容也只有以上几种值，如果选了其它的值就必须使用更高的精度，成本就翻了几倍，却不能带来任何好处。

* q+ f+ R9 T# O, Y- i

现象二：面板上的指示灯选什么颜色呢？我觉得蓝色比较特别，就选它吧。

2 M' i7 p3 r; [' k

点评：其它红绿黄橙等颜色的不管大小（5MM以下）封装如何，都已成熟了几十年，价格一般都在5毛钱以下，而蓝色却是近三四年才发明的东西，技术成熟度和供货稳定度都较差，价格却要贵四五倍。目前蓝色指示灯只用在不能用其它颜色替代的场合，如显示视频信号等。

现象三：这点逻辑用74XX的门电路搭也行，但太土，还是用CPLD吧，显得高档多了。

点评：74XX的门电路只几毛钱，而CPLD至少也得几十块，（GAL/PAL虽然只几块钱，但公司不推荐使用）。成本提高了N倍不说，还给生产、文档等工作增添数倍的工作。

7 {$ Z8 V2 w8 A! g+ I& i8 R

现象四：我们的系统要求这么高，包括MEM、CPU、FPGA等所有的芯片都要选最快的

点评：在一个高速系统中并不是每一部分都工作在高速状态，而器件速度每提高一个等级，价格差不多要翻倍，另外还给信号完整性问题带来极大的负面影响。

现象五：这板子的PCB设计要求不高，就用细一点的线，自动布吧

点评：自动布线必然要占用更大的PCB面积，同时产生比手动布线多好多倍的过孔，在批量很大的产品中，PCB厂家降价所考虑的因素除了商务因素外，就是线宽和过孔数量，它们分别影响到PCB的成品率和钻头的消耗数量，节约了供应商的成本，也就给降价找到了理由。

% p) Z) ]$ f7 `1 g: J

现象六：程序只要稳定就可以了，代码长一点，效率低一点不是关键

  \0 ^% i) w# l

点评：CPU的速度和存储器的空间都是用钱买来的，如果写代码时多花几天时间提高一下程序效率，那么从降低CPU主频和减少存储器容量所节约的成本绝对是划算的。CPLD/FPGA设计也类似。

ps：在网上看到的，感觉不错，分享

anne_qian34

现象四：为保证干净的电源，去偶电容是多多益善。
4 u, _' O2 N8 I; p, y( N点评：总的来说去偶电容越多电源当然会更平稳，但太多了也有不利因素：浪费成本、布线困难、上电冲击电流太大等。去偶电容的设计关键是要选对容量并且放对地方，一般的芯片手册都有争对去偶电容的设计参考，最好按手册去做。
6 g' Y" M! W8 T' U6 O真希望我们的RD也能考率到这一点，不要什么电源输入输出端都跟了一大串的滤波～～

懒猫1987

鸡毛蒜皮之三：系统效率

现象一：这主频100M的CPU只能处理70%，换200M主频的就没事了。

点评：系统的处理能力牵涉到多种多样的因素，在通信业务中其瓶颈一般都在存储器上，CPU再快，外部访问快不起来也是徒劳。

2 I% A; w0 m# m3 y6 v  t, o

现象二：CPU用大一点的CACHE，就应该快了。

# H) {# n; @5 {0 K: D* Z

点评：CACHE的增大，并不一定就导致系统性能的提高，在某些情况下关闭CACHE反而比使用CACHE还快。原因是搬到CACHE中的数据必须得到多次重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE，数据CACHE即使打开也只局限在部分存储空间，如堆栈部分。同时也要求程序设计要兼顾CACHE的容量及块大小，这涉及到关键代码循环体的长度及跳转范围，如果一个循环刚好比CACHE大那么一点点，又在反复循环的话，那就惨了。

# i9 F6 T" w, c* A( s$ q1 F% c) H

现象三：这么多任务到底是用中断还是用查询呢？还是中断快些吧。

点评：中断的实时性强，但不一定快。如果中断任务特别多的话，这个没退出来，后面又接踵而至，一会儿系统就将崩溃了。如果任务数量多但很频繁的话，CPU的很大精力都用在进出中断的开销上，系统效率极为低下，如果改用查询方式反而可极大提高效率，但查询有时不能满足实时性要求，所以最好的办法是在中断中查询，即进一次中断就把积累的所有任务都处理完再退出。

" g7 I0 K) F3 ^; v# c% o

现象四：存储器接口的时序都是厂家默认的配置，不用修改的。

点评：BSP对存储器接口设置的默认值都是按最保守的参数设置的，在实际应用中应结合总线工作频率和等待周期等参数进行合理调配。有时把频率降低反而可提高效率，如RAM的存取周期是70ns，总线频率为40M时，设3个周期的存取时间，即75ns即可；若总线频率为50M时，必须设为4个周期，实际存取时间却放慢到了80ns。

现象五：一个CPU处理不过来，就用两个分布处理，处理能力可提高一倍。

点评：对于搬砖头来说，两个人应该比一个人的效率高一倍；对于作画来说，多一个人只能帮倒忙。使用几个CPU需对业务有较多的了解后才能确定，尽量减少两个CPU间协调的代价，使1+1尽可能接近2，千万别小于1。

, d& ^4 U$ m% z% @7 e

现象六：这个CPU带有DMA模块，用它来搬数据肯定快。

5 m, O4 N7 [3 J3 \' R6 f

点评：真正的DMA是由硬件抢占总线后同时启动两端设备，在一个周期内这边读，那边些。但很多嵌入CPU内的DMA只是模拟而已，启动每一次DMA之前要做不少准备工作（设起始地址和长度等），在传输时往往是先读到芯片内暂存，然后再写出去，即搬一次数据需两个时钟周期，比软件来搬要快一些（不需要取指令，没有循环跳转等额外工作），但如果一次只搬几个字节，还要做一堆准备工作，一般还涉及函数调用，效率并不高。所以这种DMA只对大数据块才适用。

/ I8 H: @( b: W4 q6 t7 z

vchangs

硬件设计这东西，说简单也简单， 说难， 那也是不一般的难，电源完整性问题，电磁兼容性问题，热及功耗问题，每一个都不三言两语能说得完了，而且是越说越发现说不完，永远说不完

streetflower

mark
5 S! H) R; Q$ R; V. `0 e% n

642986950

写得真好！

hys文心雕龙

NICE

lyz980926

做个标记，不错的东东！！

lemon667

受教了~~~~赞！！

cytao

好！不错！

elggle

看看

fyh629

学习了，果断收藏，工程设计经验很有帮助。

yuanleeb

受益匪浅啊，不是亲身经历难能真正体会啊，还是实践太少，向高手学习。

陈始皇

明白了

godblessyou

好东西

miniko

  说的真不错啊

gongchaobeyond

真好，学习了