|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
做了一块modify的板子5 w* }* [- R( M+ h/ N# ?; ^' \2 G) _
在PCB里面改了一下电阻电容的net，还改了一下封装，最后需要synchronize一下
3 A, D! C m8 z& v o* ~% \SCH是从99se过来的，有很多port% _. n/ V1 x$ L) V
compiler project的时候，出现了很多duplicate的ERC
# E: H3 G6 ?( S; h+ w C/ |! aECO里面也是惨不忍睹，几乎要将所有的net都删完. y, H' s+ \; b8 o* |/ {- Q, Q
网上查了下，觉得问题应该出在port上，更改所有port为net label, 所有一切都OK了
8 N0 q6 A( d) X个人认为应该是port，net label的scope导致的这个问题
: s' c! m9 U2 R) X5 y+ G, B. I当project有port的时候，AD默认port是在整个project有效的，相当于全局变量，net label只在某个或某几个sch里面有效，相当于局部变量3 g! `8 k$ G3 C2 Y& U
删除port以后，net label则在整个project都有效了
: w& i! {! t: A个人觉得port,net label的作用范围是可以人工设置的吧，在哪里可以设置呢6 Q8 L( ~" ]/ T! `3 E5 w+ K
99se在导出网表的时候有相关的选项，可是AD里面找了半天没有找到，难道只能软件默认吗
% L- B# R8 }5 v, s还有AD里面一个单独的PCB怎么导入netlist
' i7 \7 f' Z3 F/ U谢谢
" O& n- h8 K& T4 A- V7 k+ B8 L( u6 E1 i7 {0 U$ O4 ^
|
|
/1 
发表于 2010-10-21 23:58
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！