|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在saber里面如何将verilog格式的逻辑创建成可调用的模块？- v, _0 \% ?, L' [# ]
8 ], ^+ f1 t9 K2 v
) c+ Q& @" j% _$ S# T* S" w
( J7 l% p2 R- |1 Bsaber是不是只支持VHDL格式的？如果是verilog格式的是不是还得通过工具转换下呢？. `5 L2 c) i" M v1 O# i
. s) J* l/ @* M) o! f4 r, J1 R. S& A1 n0 O g& Y( \3 F
* D4 @- w+ j$ M如果只支持vhdl格式的话，那如何才能把数字逻辑编程对应的可调用模块呢？
9 U0 Y$ X7 Z% _$ N) P! G; Z" M
# M1 t9 u6 e7 u1 O% m" e4 k$ x" o( }/ J$ Q8 d5 w
5 f) ~. \: L$ j
见saber自带的例子里面好像有数模混合的例子，但是不清楚这些例子中用的vhdl代码是如何变成可调用的模块5 Y! K6 u* q. q' [( f. N
7 H: Y, c3 E* Q
3 o* k/ u+ U5 A W% V% n4 f( s$ c+ \( \' H( U) X9 h# D& u
不知哪位达人可以详细讲解下设计流程 |
|
/1 
发表于 2010-9-29 20:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！