|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
Allegro问题集锦! m! t6 ^( _7 w* y$ h$ B
1、问:我在产生NC TAPE 文件时提示error,但并没有生成NCTAPE.LOG可供查找错误原因,望高手帮助!
D1 {; j! u" f# w% s m答:NCTAPE.LOG的内容其实也就是执行File/Viewlog命令弹出的文本中的内容。您可以通过这个来查看,您不能产生log文件的原因可能是软件的关于TEXT的路径设置有问题。您可以去SETUP/USER PERFERENCE中的CONFIG_PATH进行查看
* `8 g7 X# W. V8 P7 o4 ?, b+ O2、问:问一个入门的问题:从Capture导入的网表是不是要在Capture里把封装定义好?OrCAD里的封装如何查看?9 n$ @) l9 A+ y$ r. Z2 @
答:一般在Capture中需要定义属性(在原理图编辑器中选择物件查看他的属性)中选择Cadence-Allegro/SPECCTRAQuest/APD,然后查看PCB Footprint属性,这个属性一般是用来和Allegro中的封装做对应的,也就是这里填入的就是Allegro封装(请注意这里的封装是指的在Layout时候用到的封装)的名称,导出网络表的时候软件会做自动的抓取到生成的网络表中, 这样在Allegro中导入网络表的时候Allegro才知道是抓取哪个元件,6 R( B1 o$ ]; Q1 W6 C
封装有两种:一种是在原理图中用的,一种是在Layout(Allegro)时候用的,我不知道您是希望在ORCAD中查看哪个封装,如果是后者的话在Capture中无法看到,但是如果您建立了Capture CIS的Database的话就可以看到了。
v0 U& ~6 Q2 g8 W' A$ n J3、问:Allegro中的封装和OrCAD里的是否一致?
! ^7 ^. v0 H: q/ f1 i8 F' j4 M. b, C答:对不起,我想问问您所指的ORCAD的封装是指原理图的封装还是指ORCAD LAYOUT软件的封装呢,如果您是指的原理图中的封装的话那是两个完全不同的概念,一个是用在原理图中,我们叫他元件的SYMBOL,另一个呢是在进行Layout的时候需要用到的。Capture中要做的就是通过PCB Footprint属性进行原理图中的元件的SYMBOL和Allegro的封装进行对应,这样才能顺利的把网络表导入Allegro中。如果您所指的ORCAD LAYOUT中的封装的话,他和Allegro中的封装是不同的,他们是两种不同的Layout软件。% E; B4 K: S+ ^2 |1 i& b7 ~
4、问:在输出DXF时,Message Window 已经出现Translation complete…但在View Log里却说$ y Z6 Q: m- ^( M z/ V- Q
ERROR: Invalid program arguments.
$ O2 o% s# K! w# c# ~: N1 G% M+ @Terminating program. m5 @% F: _# \. q- V4 Y
请问这是什么原因造成的呢?在增加DXF Layer时是否可以任意加入Subclass?& r) q% T* z4 C
答:您的问题是由于有非法的参数设置引起的,具体到哪个参数可能需要看看您的参数设置之后才能知道,您可以把您设置的参数的对话框的图片发给我看看么,或许能帮到您
' l; g) m& k) G. ?( m4 Z+ |在增加DXF Layer时是不能任意加入Subclass的,您可以先在Allegro中打开需要导出到DXF文件中的SUBCLASS,然后在启动File/EXPORT/DXF命令进行DXF的导出。
2 w' g) C9 ]0 o7 V3 O5 [ G* f5、问:请问~~allegro可以读哪一些netlist的格式?allegro可以读protel的netlist的格式吗?0 j% D; }8 t% Y7 v4 `
答:十分抱歉,在Allegro中他只能读取他自己特定的网络表的格式,其他的格式网络表是没有办法读取的' Q2 f3 { U' u# d
6、问:请问在ALLEGRO中不能像POWER PCB中那样直接给PARTS连NET线吗?一定要转NETLIST才能实现吗?. @! y7 s: B4 F
答:在Allegro当中是可以实现手动进行ECO的,但是Cadence的软件的一个很重要的原则是希望您的原理图和PCB保持一致,所以最好是通过在Capture中修改了连接关系,产生网络表,再一次的在Allegro中导入实现.这样才能保证原理图和PCB的一致。 x: o; A! S. f* d# w$ E
7、问:在用Allegro导入DXF文件时感觉兼容性不是很好,要么不能导入要么导入后丢失一些图件,但我用PCAD、POWERPCB、PROTEL都可以正常的导入,不知Allegro在这方面是怎么回事,如果打了补丁不知对这方面是否有所改善,还是有什么其它解决办法。
0 H1 o- E$ l! K) |答:在DXF的导入方面Allegro是有他的独特之处,您使用的是15.2的版本,这个版本在DXF的方面又增加了些内容,比如您在AUTOCAD中的SYMBOL可以直接导入Allegro当中等等,只是可能不是太稳定,所以非常有必要去下载Allegro的ISR(
8 w) Z4 v9 ` H0 i
& w& Q0 l# i) V7 K! p0 M4 e
" K/ u% e' ?. y, z v. |0 c8 T$ w q u+ r
$ O" N7 ^) b* c8 ?9 K6 K* z5 X `8、问:在Allegro15.2中用Sub-Drawing导出文件时(在Options勾选了三个选项,在Find里勾选了所有的Object),但是在用Import Sub-Drawing后贴进设计里面的PCB只有零件、文字等,没有了所有的NET,请问这是什么原因,要怎样才能把网络也带走?2 t* @, l1 F4 h# N8 d
答:Sub-Drawing只是简单的拷贝和粘贴的作用,不涉及到网络的连接关系,所以即使你导出Sub-Drawing的时候勾选了NET也没有用,如果你想拷贝走线,你要勾选的只是CLINE,VIA,就OK了. i& f i9 s2 G1 N2 O* D0 X4 ~0 D
9、问:我有ORCAD 9.2 做的原理图文件 ,没有原理图零件库,在ALLEGRO 15.2 里用CAPTURE CIS 直接导(第二种方法不是OTHER处)网络表老是提示一些封装方面的错误.有什么办法?
- Z) f8 ~* T; x9 T7 j6 a5 c/ p: C答:新转法比较注重在原理图里的编辑,特别是元件部分,新转法的主要注意事项也就是元件的封装,同一个封装内,不允许有重复的PIN NUMBER,如果PIN的类型不是POWER,那么他们的PIN NAME也不允许重复,之前的EE用老版本的Capture一般都会有偷懒的习惯,所以才会有这些麻烦,所以你只有修正这些错误才能正确的使用新转法导入 f/ Y, J% M" v/ t# z
10、问:我在做smt长方形pad的时候发现只有填写宽度,高度,那长度怎麽没有填写了,是不是这里的高度就代表了pad的长度了。
" Y# m: D' j9 P) Y. x3 Q+ J答:没错,因为PAD是二维的没有高度的概念。长方形的PAD只有长X宽,就可以表示了。" L% \: c* {. s# z: \1 I
11、问:用ALLEGRO15.2一段时间了,也遇到不少的问题,其中比较多的就是Shape的问题,经常画好整个Shape的外框后但不自动填充,就在Boundary Top层有个刚画的OUTLINE,有时弄几下又可以敷满,但是只要一修改马上又变没了,同时在Drawing Option的Out of date shapes项也看到有指示,请问这究竟是什么问题啊?这些铜为何这么容易Out of date shape?. f7 k7 D" e! ] k9 Y
答:就目前来说我们也有些客户遇到了类似的问题,一般产生的原因是由于Allegro15.2版本本身的BUG,所以,您需要更新一下Allegro15.2的版本
( W, S9 E# E4 `$ l( W3 l: L12、问:能不能在下个版本里面,在pin上能显示出网络名,像protel里都能显示出来。那样子很方便画线。
6 X0 I( Y7 d' S) y& G+ ^* A# {0 R答:allegro中在走线模式下,当您选中PIN去走线进,右侧的option栏会及时提示该NET的名称。 同时您也可以用查询模式去查NET或PIN。
+ v/ v- c; F% m13、问:我的板子上有200组差分线,每组间距要求大于40mil,如何有效更快的设置规则?
, q% Z- E/ p3 O, I w3 ~4 D答:您可以用allegro constraint manager的Group功能实现快速设置。
: u- ~1 ^6 \+ ^+ r2 m, F) h% x14、问:在allegro package 即是元件封装编辑里做修改元件封装上的PAD不能一次全部改,只能一次改一个。在.brd里又可以改,是不是哪里没设好的问题呢?( S0 c$ o! Y/ S8 P* J, K1 L( U
答:用Tools/padstack中去一次性或选择LIST去更改的。
, j% F. v( G1 S; o6 C15、问:怎样才能打开Allegro中的封装库?( `: D W Z* E% P
答:allegro的封装是由很多部份组成的,要打开FOOTPRINT请用allegro中的FILE/OPNE然后选取TYPE为DRA即可* o% B4 }* z4 V# b5 b
16、问:在CCONSOLE WINDOW中输入X 100 100 总是提示下面的内容,应如何输入呢 ?
9 A; i) n' r$ T* q4 |/ OCommand > X 100 100. X; {+ ?* K: i( _$ ]
E- Command not found: X 100 100
: K& R* ^$ U! Z4 p( d答:应输入小写的X,然后回车,出现一个对话框,再输入,就可以了.7 a2 H% @4 H( q% ?7 L
17、问:现在Powerpcb转进Allegro的文件里,那怕用自己做好的有正常Flash焊盘的零件,在内层也只能显示一个十字,不能显示正常的花孔,但出Gerber后用CAM350看又是正常的热焊盘,请问是什么原因,在哪里可以设置或修改?% ~5 h# J0 C; c9 G3 `! f2 ?# D
答:PADS转到到allegro后要对PAD作些修改。如SOLDMASK,PASTE MAST等等相对应的PADSTACK应该重新处理一次再update一次4 l" g5 X @+ [9 }
$ S l5 ^. G$ P l \# Y
7 }# y" O j7 b% B; n
5 H' I; b9 ^# E9 t/ x1 z# X- d
+ B# Y; N5 h. P9 Q$ Q7 Q# e9 e* e+ H9 I; V, @. x
( o" ~) ^. S- S4 {0 q18、问:请问关于添加PCB layout type能否具体解释一下
6 L7 J+ I2 J0 c! P, C+ v6 FLayer Type:
0 P& F5 o4 S' Y- ECrossover
7 ~) A9 z% C6 ~7 Z4 m7 R7 a9 eBonding Wire& q$ p/ i# ~* c6 P( P8 o/ H# X9 L8 m# S
Microwire
8 _- r! q3 u1 d* G* ?Multiwire# B# n) o: j* |0 K0 c! K
Optical Wave Guide
: O: e4 F1 d' I5 |( k' FThermal Glue Coating, ~. B' m+ C) P0 x+ r6 c; D3 k
答:关于allegro这些设置请参考D:\Cadence\SPB_15.2\share\pcb\text\materials.dat档,用文本编辑器查看即可。
- i; ]5 S$ v' M3 c, I19、问:我想请问一下光学定位孔的制作方式。
" ?9 \; ~& T% }8 K" i6 W答:光学定位孔的制作很简单,和建立PAD及symbol相同,只是每家的大小要求不同,要注意光学孔上下层及周边不允许走线和Placement(可以Route keepout)和SOLDMAST要开就OK了。* v; }0 t, \2 V6 u8 q
20、问:什么我在旧板上做了import netlist和update symbol后就会有零件的定位孔(机构孔)掉了,能有什么方法发现它吗?我的symbol和pad的库是新建的,可能有少pad.我想知道除了目测外,allegro 能提示吗,因为我原来旧板有这些孔的.
2 N+ H) m' M# @5 x% i答:allegro在做import netlist 或Update sym,bol后会有LOG文件供参考。可以直接RUN完指令后在FILE/VIEW LOG看到,或直接打开相对应试的LOG文件。' r3 l" `* j6 ?8 T; u- a( a' C* s
20、问:Allegro 14.2 和15.2 如何共存?我两个版本都装了,想在不同的时候使用,但现在只有14.2版本可以用,打开15.2版本的时候,就提示我说找不到cdsdoc_sh.dll.,我听说修改一个文件可以达到这个目的,请指教?: S+ |1 V, |/ f% V$ N L6 ~
答:产品可以安装在不同的盘中,但是只用一个LICENSE MANAGER文件包,注意的是在使用不同的版本的时候在WIN2000中的操作是右键我的电脑选择属性,选择高级Tab,选择环境变量,修改系统变量中的CDSROOT,如果是要使用14。2的版本则设置为:C:/CADENCE/PSD14.2(我的两个版本都安装在C盘CANDENCE下面),如果是要使用15。1则修改成C:/CADENCE/PSD_15.1即可。
5 y! Y! X e: |& ] J' f2 s6 e- w: W. O( U( O! M# B. w: e3 w( ~' f
摘自:映阳技术论坛% \: \' l; q# b' X
|
|