EDA365电子工程师网
标题:
allegro16.2调网表问题解决办法
[打印本页]
作者:
mingzhesong
时间:
2009-10-15 10:29
标题:
allegro16.2调网表问题解决办法
大家好，请问在调用网表的时候，可以生成pakage
: r- T, a( S/ X' ^/ ]3 @+ D
但是用brd调用网表的时候出现下面错误
% d! M& q. B6 z1 l& }3 J$ h
RIPUP_ETCH FALSE;
+ ]% V! y! `2 z: S2 W& l
RIPUP_SYMBOLS ALWAYS;
* w! H p1 R1 o
Missing symbol has error FALSE
% [8 w! E9 v8 n; P* p
请问谁有解决办法啊
作者:
mingzhesong
时间:
2009-10-15 14:43
自己顶下，这是最近发现的问题，高手请帮忙了
作者:
chenqikui
时间:
2009-10-19 10:41
正在学习中
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2