找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1029|回复: 4
打印 上一主题 下一主题

时序疑问

[复制链接]

21

主题

114

帖子

2255

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2255
跳转到指定楼层
1#
发表于 2009-9-29 10:24 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近在看一些时序方面的资料,可分析时序图时还是有些疑问,具体请看附件时序图“1.jpg”及相应逻辑图“2.jpg“,请大家帮忙一起看看,谢谢。
( D  P' `) `/ X. }1 S& f4 ~疑问:
2 ]8 a. c  L" y) j9 T1.图中TDCO是指什么时间,是指我们通常所说的CLK到DCO的TCO时间吗?% w4 s: f" h; j7 Y; g( ]. I+ w
2.我写了一下它的相关时序方程:(不知是否正确)9 L$ z( L) `$ _
  Tsu_mg=Tcycle+Tdco_max+Tft_dco_max-Tpd_max-Tft_data_max-Tsu  
9 v% s% P3 x3 ?( c. `+ ]  Thold_mg=Tpd_min+Tft_data_min-Tdco_min-Tft_dco_min-Thold           
$ k/ {, C# l9 J. k3 m4 h(其中Tsu_mg为建立时间裕量,Tcycle为DCO的周期,Tft_dco_max为DCO的最大飞行时间,Tft_data_max为DATA的最大飞行时间,
, g. I( _1 r* g7 k! G5 A, i Tsu为建立时间,Thold_mg为保持时间裕量,Thold为保持时间)
+ Q& m4 U! y- P  w) N3.用SQ仿真时,可以得到Tft_dco_max对应为DCO的settledelay的最大值,Tft_data_max对应为DATA的settledelay的最大值,
% T7 x6 E1 n' p  G. M  Tft_dco_min对应为DCO的switchdelay的最小值,Tft_data_min对应为DATA的switchdelay的最小值.

1.JPG (64.88 KB, 下载次数: 2)

1.JPG

2.JPG (11.45 KB, 下载次数: 1)

2.JPG
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

21

主题

114

帖子

2255

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2255
5#
 楼主| 发表于 2009-9-29 17:01 | 只看该作者
芯片型号为AD6655,由于附件比较大,不方便上传,请需要了解相关资料的朋友直接在analog网站查询,谢谢

18

主题

456

帖子

3800

积分

五级会员(50)

Rank: 5

积分
3800
4#
发表于 2009-9-29 16:08 | 只看该作者
本帖最后由 袁荣盛 于 2009-9-29 16:23 编辑
) {6 o7 J9 y" D# T$ T, }# L6 T% w
; g" y) |- h$ ]  q' Y3 L; l能否上传数据手册或者告知器件料号9 h- |% D  Q0 @4 g& I* J& D; I5 M
我想仔细看看再下结论
1 r& T- E6 K- Z8 d" R# v) ~. Y* _" T我的第一帖是按照共同时钟的角度来分析时序问题的
5 i% e3 O' Y4 O, h6 t3 ~* N事实上,如果源同步的延时是一个周期的话,可以用共同时钟来替代分析,这样比较简单
5 n* x% @8 A! J0 e  H  C( ^& y' ~) f  t+ T
但现在你提出的3倍延迟,我仔细看了下图3中并不是3倍周期延迟,而是3.5倍
0 E( t* n2 q2 t* [5 n4 HDCO信号在CLK信号的下降沿触发
) G' h! G+ r$ F" A7 ]  \5 D* J所以究竟是否是3倍周期延时有待证实* e: [4 I: B$ a* J; q
个人觉得有可能是0.5个周期延迟8 X& K+ I; w; ]5 o( b$ X* Q
那个out of range recovery time和时序计算应该没有关系
不問可不可行,而問如果一定要做,該怎麼做

21

主题

114

帖子

2255

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2255
3#
 楼主| 发表于 2009-9-29 14:57 | 只看该作者
本帖最后由 yingjuan 于 2009-9-29 15:45 编辑
# w% {, @4 s6 C% }. z1 z# X5 |( j  D6 W" u2 \
非常感谢楼上的回复。因为都是自己一个人在摸索,所以有很多方面还是比较模糊。, x8 R: U6 \. j  V" [/ `
我刚才继续分析的时候又有个疑问,那就是建立时间裕量中Tcycle这个参数是怎么来的。一下理解不知道是否正确。
8 R2 l8 ]) Z$ S9 P2 K1.从参考资料(4.jpg)来分析看的话,这个Tcycle的参数相当于参考时序图中的Tdelay参数,为数据和DCO在芯片内部的延时。
, l( t; {9 q' }: ?% e4 ^2.时序图中我所标注的时间段即为Tdelay(请见修改后的时序图“3.jpg”),即3个时钟周期,也就是DATASHEET资料中的“OUT-OF-RANGE RECOVERY  3   Cycles ”,那么如此来看的话,时序裕量计算公式应该是如下:
0 Y% d0 T/ U) A4 STsu_mg=3Tcycle+Tdco_min+Tft_dco_min-Tpd_max-Tft_data_max-Tsu- U: W. M( e- k% f* l
Thold_mg=3Tcycle+Tpd_min+Tft_data_min-Tdco_max-Tft_dco_max-Thold

3.JPG (108.91 KB, 下载次数: 0)

3.JPG

4.JPG (57.28 KB, 下载次数: 0)

4.JPG

18

主题

456

帖子

3800

积分

五级会员(50)

Rank: 5

积分
3800
2#
发表于 2009-9-29 11:47 | 只看该作者
1)是的,从时序图中看出,Data的Tco为图中的Tpd,DCO的Tco为图中的Tdco
7 H" k" Y/ l- _- p$ B; H5 t+ a, I2)时序裕量计算公式,此时序图可以理解成内部时钟系统,它与外部共同时钟的区别只是取消了原本clk两条支路中的一个支路,你的计算公式整体上是正确的,但要为了考虑裕量的最恶劣情况,做如下修正3 {- h2 s1 S4 Q6 I2 g6 Y) @& F6 ?
Tsu_mg=Tcycle+Tdco_min+Tft_dco_min-Tpd_max-Tft_data_max-Tsu
5 g3 L% g! i) i  Q2 {( S" d$ Y  Thold_mg=Tpd_min+Tft_data_min-Tdco_max-Tft_dco_max-Thold

- Q- x: w  o4 T6 p3)理解非常正确,无论是Data抑或是DCO信号在驱动端都是以CLK为基准的,即便后者也是时钟信号(准确的说应该是采样信号)
不問可不可行,而問如果一定要做,該怎麼做
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-14 12:35 , Processed in 0.060150 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表