为什么assembly_top层要画成这样？？？？？？？？？？

lofeng

如下图所示：

4 S% a5 w0 T6 U2 ?) u- Y, o
: r1 F( s2 `& |" d  G

zjz_103

kan kan

lofeng

有些大公司封装是有专门的部门，专门人员负责制作的。如果是自己制作，那真是麻烦死
zhuyt05 发表于 2009-9-15 12:11

个人使用 没有办法 只能自己做
等以后工作了可能会好点

zhuyt05

这样看起来确实比较直观 但是画封装时要花更多的时间，这样是否值得？
* Z) H: Y0 \  H1 h
“在ETCH TOP里的封装是增加补偿值后的封装”这句不是很理解，还请详述~~
' i; s+ n6 X! Slofeng 发表于 2009-9-14 18:19

有些大公司封装是有专门的部门，专门人员负责制作的。如果是自己制作，那真是麻烦死

lofeng

这样可以显示真实器件的大小及外形,而在ETCH TOP里的封装是增加补偿值后的封装。
/ A. Z. V' K# a$ {旅客 发表于 2009-9-14 16:45

( F( W5 o9 z& e4 h0 o6 \8 H这样看起来确实比较直观 但是画封装时要花更多的时间，这样是否值得？

“在ETCH TOP里的封装是增加补偿值后的封装”这句不是很理解，还请详述~~

旅客

这样可以显示真实器件的大小及外形,而在ETCH TOP里的封装是增加补偿值后的封装。

lofeng

哦 是这样的啊
看到别人用Allegro画好的PCB中，有的封装中assembly_top层是这样画的，而有的不是。有闹不明白是什么作用
这样画也太麻烦了，不知有多少朋友有这样画的？

zwhappy08

没关系的，个人爱好吧