找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 4069|回复: 11
打印 上一主题 下一主题

用sigxplorer提取拓扑提取不成功

[复制链接]

5

主题

15

帖子

-8948

积分

未知游客(0)

积分
-8948
跳转到指定楼层
1#
发表于 2009-9-8 11:27 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
用Cadence仿真时,一切设置好,用sigxplorer提取拓扑时,提取不成功,allegro si 显示 5 non-encrypted models saved to file ,这是什么原因?我用的是破解的15.5,是不是破解不彻底,没有从PCB提取拓扑的功能?哪位能指点下?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

12

主题

499

帖子

422

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
422
12#
发表于 2013-3-10 12:03 | 只看该作者
本人也碰到过,在根目录下增加一个txt档.

98

主题

1043

帖子

5951

积分

五级会员(50)

Rank: 5

积分
5951
11#
发表于 2012-12-22 09:06 | 只看该作者
高手在哪里?

6

主题

58

帖子

-1万

积分

未知游客(0)

积分
-11385
10#
发表于 2012-12-21 09:24 | 只看该作者
现在还有出这个问题的吗,我也遇到了

6

主题

288

帖子

764

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
764
9#
发表于 2010-8-18 11:09 | 只看该作者
我也碰到同样的问题了,有没有高手知道如何解决呢
头像被屏蔽

0

主题

8

帖子

-2

积分

禁止访问

积分
-2
8#
发表于 2009-9-16 17:31 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

21

主题

114

帖子

2255

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2255
7#
发表于 2009-9-15 22:56 | 只看该作者
重装试一下,并且所有的路径都不要有中文

74

主题

281

帖子

6259

积分

五级会员(50)

Rank: 5

积分
6259
6#
发表于 2009-9-15 17:54 | 只看该作者
我也遇到了
0 I1 l" P; [0 \这个问题 好像是没给器件分配模型~~

2

主题

5

帖子

-8942

积分

未知游客(0)

积分
-8942
5#
发表于 2009-9-15 16:20 | 只看该作者
我也遇到了这样的问题,到现在还没有解决啊!能单独启动SixPlorer,也设置了叠层,加载了库,请高手指点啊!
世上无难事,只怕有心人

27

主题

523

帖子

5134

积分

五级会员(50)

Rank: 5

积分
5134
4#
发表于 2009-9-15 13:37 | 只看该作者
库加载成功了吗,叠层有设吗?

5

主题

15

帖子

-8948

积分

未知游客(0)

积分
-8948
3#
 楼主| 发表于 2009-9-9 14:36 | 只看该作者
2# Allen
, {* T( y  s: W% ^9 A1 p2 l打开sigxplorer一点都没问题,并且也可以用它打开.top后缀的拓扑文件,且可以进行编辑仿真,但就是不能用它从constraint manager 中提取电路拓扑。当在constraint manager 右键sigxplorer提取拓扑时,会启动sigxplorer,但不能提取拓扑,且allegro si 就会提示:1 V. x; Z) L) n* f  d/ r
Finished loading SigNoise device libraries
: l- ?# S! z! cUsing working device library 'F:/candence/PCB工程文件/Minisystem/devices.dml'
' U' Q- \3 r4 z/ mLoaded existing Interconnect file 'F:/candence/PCB工程文件/Minisystem/interconn.iml'
5 z6 O2 E, E' }" W. iFinished loading SigNoise interconnect libraries: e2 G6 k, H7 e- X# F
Using working interconnect library 'F:/candence/PCB工程文件/Minisystem/interconn.iml'( e) `" |2 g1 }2 q6 E
Loading sigallegro.cxt
" c2 Q: d* t0 K  ?Loading axlcore.cxt
& l4 o* q+ |5 H3 t3 g+ ALoading skillExt.cxt # T( P0 O, `8 i1 v7 |3 a
7 non-encrypted models saved to file F:/candence/PCB工程文件/Minisystem/sigxp.dml
* a7 }' k5 `6 v7 _7 models saved in sigxp.dml
5 ?% A; S, o# I6 i, w请高手指点下
Allen 该用户已被删除
2#
发表于 2009-9-8 11:43 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-23 11:18 , Processed in 0.079456 second(s), 38 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表