找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1073|回复: 1
打印 上一主题 下一主题

一个Allegro画封装的问题,请大家帮忙!

[复制链接]

31

主题

139

帖子

2602

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2602
跳转到指定楼层
1#
发表于 2009-7-14 09:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
初学ALLEGRO问一个问题:2 Y+ {( N) B2 o; u& O7 L* ~8 F* L
做封装的时候,焊盘都放置好了,接下来就是:* Z5 C  Y+ Y$ Z- I% w( c6 ~/ S& e+ s
1、画元件限制区域(Place_Bound_Top),在做封装的时候一定要画Place_Bound_Top(Place_Grid_Top)区域吗?PADS里面没有要求。
- a# q/ n- W8 z3 n3 d2、画Silkscreen_Top这个明白。! W# R  T  H9 ~
3、画安装区域(Assembly_Detail),在做封装的时候一定要画这个吗?PADS中这点也没有要求!
2 s: |# N( ]: G, X+ v4、在添加RefDes时分别要在Silkscreen_Top和Assembly_Top加上,Assembly_Top的RefDes一定要加吗?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

16

主题

121

帖子

479

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
479
2#
发表于 2009-7-14 11:10 | 只看该作者
做一个元件封装只需要8 M) b2 d+ `, ?$ k. g1 x/ k
1.Silkscreen_Top(丝印)  T+ v/ ]: x1 k$ [
2.Silkscreen_Top的RefDes和Value(元件位号和属性)
6 D; [1 y) x+ A6 e3.Place_Bound_Top(元件高度和区域)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-22 23:47 , Processed in 0.053122 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表