EDA365电子工程师网

标题: 如何在设计中使用两种约束规则？ [打印本页]
作者: dixie9568    时间: 2009-6-2 14:10
标题: 如何在设计中使用两种约束规则？
在allegro中：Setup-->Constrains的Spacing rule set里除了DEFAULT以外还可以设置自己的约束规则（比如在Spacing Rule Set中新添加一个MYRULES的规则名，然后把Shape To Via设为15 MIL），可是如何才能在具体布线的时候用到这个规则呢？？0 I2 B2 V/ j5 r8 Y& k

, t1 w2 {. S9 q1 f9 {+ _下图中的两片铺铜，蓝色高亮的是3.3V，黄色高亮的是1.2V，我想让3.3V的铺铜与via过孔的air gap大一点（用MYRULES约束规则）为15mils；而1.2V的铺铜与via过孔的air gap保持6mils不变（用DEFAULT约束规则）；. f6 ~. Z+ i( D" ?

) h- ^8 b8 z9 U5 p: [图是我随手画的，只为表明我的问题，我其实就是想在布线的时候 对不同的区域用不同的约束规则布线，有没有高人知道该如何实现？？小弟先感谢了！！

cadence.JPG (84.28 KB, 下载次数: 1)

cadence.JPG
作者: dixie9568    时间: 2009-6-2 21:04
高手帮忙啊，这个问题还蛮棘手的哦
作者: vincent_xiao    时间: 2009-6-2 23:00
在设置中不同的区域用不同的规则就行了。
作者: vincent_xiao    时间: 2009-6-3 07:33
画个area区域就好了
作者: jack185185    时间: 2009-6-3 11:56
首先设置spcacing rule set/Attach property,net你要隔离15mil的VIA,
2 k1 r8 \( g  t' J4 J3 U然后选择set value添加一个myrules,设置下列参数。* v4 i0 j4 I3 L! ~& G) ~( m9 c
再选择Assignment table 指定你添加的参数 就OK了！
作者: dixie9568    时间: 2009-6-3 14:44
本帖最后由 dixie9568 于 2009-6-3 14:49 编辑 ( ~2 u" F  a4 T$ ]4 v% Q" [( n
) B4 c. O8 A  b' n. H$ p
感谢vencent_xiao和jack185185的解答，可是我试了一下，还是没弄好啊……
5 \- n% |7 Y  E4 F. Z  J$ L8 f8 [' A- T* x7 U3 W4 ~8 q
能不能麻烦说得再详细点？
0 D! }) }  F! C3 z- {; D: w
1 }5 l9 ~( X4 Z/ Pvencent_xiao：你说的area是指的constrain area么？？我想知道具体怎么样在不同的area使用不同的约束条件……! K" D- E- D- T% r/ R' ]

3 j6 ~! f- Z. h5 Ljack185185：你说的“首先设置spcacing rule set/Attach property,net你要隔离15mil的VIA,EDA365”怎么弄啊？我点击了Attach property,net后还要怎么操作？？“你要隔离15mil的VIA”是什么意思？怎样做？？
0 J+ H! U! N! |$ I0 H) }6 y0 K! n" h( L
再次有劳各位了Orz！！
作者: ymf2529    时间: 2009-6-3 18:00
本帖最后由 ymf2529 于 2009-6-4 09:01 编辑
2 O6 Z, r( O$ U0 t* [  d
. A0 d5 q5 e6 X2 y4 R. h, s1.         spcacing rule set>Attach property4 K: o: O7 }* G& L( L' m
net指定3.3V, 如图的VDDàSP-3V
2 }3 {( v0 v* J6 G / E) `! G. {8 Q# G. e
6 x0 {# ?. g  m- {; W0 c$ G; S, |1 q
2.         Assignment table. Y; I# Z$ |2 G" g
/ L8 Z4 j( U9 ~" N# a
指定SP-3V的参数为MYRULES
作者: zhangaihua    时间: 2009-6-3 19:25
学习了！谢谢
作者: dixie9568    时间: 2009-6-3 19:33
再次感谢大家，你们的回答使我能够继续钻研allegro！！
: @# ]$ R0 a* Q5 w) E谢谢楼上的ymf2529，按照你的方法试了下，解决我图中Shape To Via的air gap问题是可行的
0 P, F  N# F$ o7 P9 i, ?4 Z! t3 V* O% v! t  C) U; m
你的解决办法用Attach property,net-->VDD是根据net标号区分的，就是不同的网络用不同的约束条件；
8 T( ?5 R( T6 T, J; }/ |8 }. A: ~, U9 _
但是，我想要在不同的区域中用到不同的约束条件，即一个网络标号的信号线（如net为CLK的），分别在不同的区域（如在3.3V铺铜区和1.2V铺铜区）用不同的约束条件？？1 ~/ V: f3 |0 T% `

5 o/ V5 r$ M, }* @对于我在一楼所贴的图具体来说：
9 ~. ?1 p% Q5 F& S假如那段水红色和蓝色的走线是net标号为CLK的走线，蓝色高亮的是3.3V铺铜，黄色高亮的是1.2V铺铜，我想让3.3V的铺铜与via过孔的air gap大一点（用MYRULES约束规则）为15mils；而1.2V的铺铜与via过孔的air gap保持6mils不变（用DEFAULT约束规则）；; ^! `) W2 m" [2 p# y! d& T
我想控制CLK在两个不同区域里走线时的约束条件如何控制？？是不是要设约束区域？？不同的约束区域（area）怎么设置不同约束条件（DEFAULT和MYSULES）？？还是希望有高人能说一下
作者: dixie9568    时间: 2009-6-3 23:49
再次拜托大家，给解答一下啊
作者: dabao    时间: 2009-6-4 00:10
直接设置铜皮属性。
作者: ymf2529    时间: 2009-6-4 09:21
分别将CLK、3.3V、1.2V各设定不同名称，如：SP-CLK、SP-3.3V、SP-1.2V9 G, G/ K' ^! F4 a
再将不同属性名称于Assignment table，分别指定参数
9 o! I7 i7 ]- r" A% Z. w4 o8 s. g  T2 {. X
& d& [: R% l/ H) ^5 n8 ] & `  G2 F9 G0 T/ B: z9 `8 p8 C
% k4 \2 O* }+ S, a9 {7 b
 $ t  t0 B( c- {% _6 j- E$ z* ~
此是指针对各net群组间的space
作者: ymf2529    时间: 2009-6-4 09:42
1. Constraint areas>Add> 画一范围
. V7 O+ o# O2 x$ K8 E5 B/ E8 x$ \2. Attach property, shapes…> 指到刚画好的shape0 i2 K( u8 y  q4 j6 L
    Value: 输入一名称, 如: 3.3V
6 G3 `3 m7 g" ~6 L0 [+ @3 l* Y7 P5 G
7 g8 @4 ]0 O% `" [9 n6 r& w
3. 再针对此area，指定参数' }8 C" h( [, q' N! \$ S
作者: dixie9568    时间: 2009-6-4 22:08
哈哈，明白了！！
1 e6 o2 b6 C+ v8 J/ C, S; y. P感谢ymf2529哦你还编辑了图片，解释的很清楚，谢谢！！
作者: shirdon    时间: 2009-6-7 23:56
没有那么麻烦. E7 I4 p) P/ J" z
选中你要设置的shape5 [  S) |5 R, j1 o% `/ z
选择parameters在里面有clearance属性，修改其值就可以了



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2