allegro的"T"型走线怎么设置

wangyi0035

allegro的"T"型走线怎么设置
7 v% d6 [! ?3 g) a# r就是那种一个CPU接2个DDR，他们共用地址和控制线，走的是T型线，要求到2个DDR的长度是一样的，怎么设置？

deargds

https://www.eda365.com/thread-15195-1-13.html

ky0127

在 Allegro 系统中，可以设定TS_ALLOWED 属性于讯号上，用来表示准许
+ K5 m0 w) @! h) t+ w& [走线中有T 型走线，其设定值如同在Physical (Lines/Vias) Rule Set 中的
0 ^1 m: j5 {5 r& ^1 J' NT-junctions 设定：
TS_ALLOWED 属性共有下列4 种设定值：
(1) Pins_Only ：T 型走线可以在Pin 上。
+ I* {9 z7 X1 K: t* P$ J: c5 Z* l* f(2) Pins&Vias_Only ：T 型走线可以在Pin 或Via 上。
+ j2 u! ]5 W5 ^+ m: `% t(3) Anywhere ：T 型走线可以在任何地方 (Pin、Via、Cline) 上。
: s" X2 I2 k: m% u9 ?  m' Y3 @(4) No_Ts_Allowed ：不可以有T 型的走线。

ky0127

一般都是ddr之间串联啊。。。t型一般都不用的