关于SDRAM做等长的疑问

6688hyc

各位大神：

我想给板子上的SDRAM 做个等长。好像说SDRAM不用做等长，不过我还是想试试。

这个片SDRAM的型号是：IS42SI6400J

除电源和地之外的引脚有：A0-A15, BA0 BA1 , CS , WE ,RAS , CAS , CLK  ,CKE ,

                                       UDQM ,LDQM ，DQ0-DQ15

好像说绕等长的话，先要给这些个引脚（信号）分组。

我有如下疑问：

1.      A0-A15, BA0 BA1 , CS , WE ,RAS, CAS , CLK  ,CKE 这些地址和控制信号是

         要分成一组的； DQ0-DQ15这些数据信号也要分成一组。

        那剩下了UDQM ,LDQM该分到哪一组呢？

2.      将所有信号分成地址和控制信号组以及数据信号组以后，好像是要求走线在

         组内等长，那这个等长的范围是多少呢？多看网上有说500mil的

3.      地址和控制信号组与数据信号组组间要不要等长呢？

( ], Z, W$ V+ }: W1 A5 _5 _

如上，非常感谢

3 H  F' X6 \2 t

這侽孓譙悴丶

5 I5 F4 O; P8 N; v( m7 _, K" f
% G9 b  I- g5 K2 W0 eSDRAM的分组和DDR差不多的，D0-D7+DQM0共9根为第一组数据线，D8-D15+DQM1共9根为第二组数据线，数据线组内同组同层，数据线以DQM线为基准线，组内等长误差+/-50mil，除去数据线，电源和地，剩下的为地址线，地址线要求没数据线高，可以不用同组同层，当然能做到是最好的，地址线以CLK时钟线为基准线，组内误差+/-100mil。地址线，控制线和数据线组间无特殊说明无需等长；


) K& W: _. Q5 x* V以上是我们以前在专业公司的设计规范，当然，SDRAM要求也不是很高，至于等长误差你可以具体看你的布线空间情况设置，如果有空间误差做小点，如果空间紧张就稍微放宽点，如果有相关layout guide的话就直接参照layout guide的去设计即可，没有相关layout guide或其它特殊要求可以参考以上的规范设计；
' {6 S) c' V8 c9 \

6688hyc

木子申易 发表于 2018-7-12 09:26
我知道的是地址和数据线之间的误差在500-1000内，也就是说数据线最长和地址线最长的不超过1000.都是尽量最 ...

7 |8 ?( j# a0 f! y; v5 _. G+ c经验？
  M  H7 m( q) e3 _0 o! g2 y

6688hyc

這侽孓譙悴丶 发表于 2018-7-10 10:19
/ J. [4 e) H! n. _1 lSDRAM的分组和DDR差不多的，D0-D7+DQM0共9根为第一组数据线，D8-D15+DQM1共9根为第二组数据线，数据线组内 ...

% {3 N( c7 `( O- G7 n0 B) A: t1 T大神 数据线D0-D7不是应该和DQS0 一组吗，为啥D0-D7+DQM0是一组呢？

dengxuan1534

学习下

木子申易

我知道的是地址和数据线之间的误差在500-1000内，也就是说数据线最长和地址线最长的不超过1000.都是尽量最短最好
1 b  l0 C: b5 V

V-zhong

好像一组有10根线吧