如何控制差分对等长？

攻城拔寨

Dear all
# J& N* T9 l( C      请问一下差分对等长控制是在static phase中设置还是设置一个match gruop?或者说两者设置有何区别？静态相位误差和动态相位误差是个什么鬼？谢谢啦
5 S  q5 f4 A' E4 d0 W# k

l348413352

差分对内P、N两根线的等长
9 a2 ?' s  G5 S( i. W
8 c3 ~% a, g- I8 G8 ^3 N! f" S" U" c  s一组差分对的等长

這侽孓譙悴丶

可以在CM里面设置对内等长误差，也可以在PCB上给差分对添加Diffp_Phase_Tol属性设置其对内等长误差！
$ d! p  E  ]/ k8 U' @

) c( B( ~; k) ?$ s: g4 O+ ]8 h
( k& X% l- i1 |' G6 v/ k: \# y

Jesse_eda

谢谢分享

攻城拔寨

星雨叶 发表于 2018-6-6 15:40
静态指得是总长度等长就可以，动态指的是每隔一段距离判断一次等长。

5 I& X% h& j2 w/ \! Z非常感谢帮忙解答，受教了

星雨叶

攻城拔寨 发表于 2018-6-5 08:47
8 z4 o* w( w" }9 X) s非常感谢你，从你的回答中可得到：只需要在静态相位误差这一栏设置，而不需要单独建个Match Gruop来控制 ...

静态指得是总长度等长就可以，动态指的是每隔一段距离判断一次等长。

攻城拔寨

faeng 发表于 2018-6-5 10:09
9 N7 \6 g  b3 i( y建议楼主买本书看一下，里面解释都很详细

你的建议感觉不错，你看过书了，你解释看看，什么是静态相位，什么是动态相位？
! {: I# G! K, }# H8 V; u: t1 L1 f

woshii菜鸟

瞅瞅看看

哈士奇的主人

zhuany专业

利涉大川

這侽孓譙悴丶 发表于 2018-6-5 00:56
可以在CM里面设置对内等长误差，也可以在PCB上给差分对添加Diffp_Phase_Tol属性设置其对内等长误差！

这位大神每次都是第一个回答问题的，而且还很专业，佩服。
# U2 @& T3 s; c

Doubles

这个是差分对内等长和组内等长的差别，Static phase是约束差分对内两根线间的等长，MG是对一组线等长进行约束。

djadfas

详细见我以前回答 两者区别

faeng

建议楼主买本书看一下，里面解释都很详细

攻城拔寨

這侽孓譙悴丶 发表于 2018-6-5 00:56
6 ]- t0 V" B' i可以在CM里面设置对内等长误差，也可以在PCB上给差分对添加Diffp_Phase_Tol属性设置其对内等长误差！

非常感谢你，从你的回答中可得到：只需要在静态相位误差这一栏设置，而不需要单独建个Match Gruop来控制等长。能再解释一下静态相位和动态相位吗？