关于端接的一个问题

Joen0_0

8 b% R- I7 U6 I( f3 R9 i( V$ @% p如图所示
/ y0 B( ?2 \. [) Q. X/ ~7 F1.实测在端接电阻R1为0R时，AB两点的波形都是图①的情况，有些过冲
2.在调整端接电阻为100R时，A点的波形为图①，B点的波形都为图②
4 |2 L/ d# E  t5 F, n想问一下
& O6 j3 w# o" N1.调整端接电阻后，对于终端来说，波形是正常范围内了。但对于源端来说，在调整端接电阻前后，源端（A点）波形都是有过冲的情况的（实测），是不是说端接电阻仅仅只是调整终端所接收到的信号，对于源端并没改善
" w* G7 l/ y' J8 ?  H8 Z2.还是测试结果有偏差
6 y& l; N; y$ V6 R0 m3 s5 _
9 P# B4 T7 E' z  Y

Joen0_0

kobeismygod 发表于 2018-5-13 16:54
  }& ?" G0 O# g2 \串联端接主要用于输出阻抗小于走线的特性阻抗的情况，这个电阻目的是增加了源端的输出阻抗，所以在图上电阻 ...

" q' d% ]( I9 W$ v9 B了解，我只是觉得说
' e: U' V* p" F1.电阻已经很靠近源端了，还是能测到电阻到源端信号的过冲现象，那是不是说，端接电阻不管怎么放置，源端到端接电阻一定还会有过冲的现象
2.端接电阻到源端的距离影响着这个过冲程度（假如端接电阻就在源端BGA底下，是不是说，源端到端接电阻这段信号的过冲会变得非常小？）
3 B0 @" w& f$ b$ T! h0 c3.虽然源端到端接电阻这段信号确实不是特别重要，这个产品也在出货了，只是我个人想通过交流学习一下知识
( Z  H+ @: ]: b4.真的非常感谢每一位大神，每次在365上问问题都有挺多人来回答的，真的感谢
) j+ S+ G5 k  a0 \! t

ABCDJ

we167527 发表于 2018-5-23 19:29
- i. E1 L$ n( @7 e末端端接意思是。像在地址线上那样并联一个上拉？还是在最末端像VTT那样？

7 j6 C" h; _1 n, C应该末端像VTT那样，也最简单的方式也就是上下拉，阻值跟特征阻抗一样，单端和差分有点区别。但是直接上下拉会提升很多功耗，所以又有优化的版本，比如加电容的方式，而又因为输出IO一般驱动能力有限，这个电容容值很难选择。总之，对于单端信号的末端端接，基本上很少用，除非像DDR一样有个比较合适的VTT电源。

kobeismygod

we167527 发表于 2018-5-17 10:17
那我有个问题！
9 O" H+ E) t3 b5 e7 w+ h就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢？

7 Y/ D, I. e" H, R# q1 p' Z因为这些信号线是单向传输，另外你说的这些信号用的是并联端接（我说的端接靠近输出端指的是源端匹配），也就是传输线阻抗小于输入端阻抗，所以并联端接电阻会接收端的等效阻抗降低与走线阻抗匹配，综上，需要靠近颗粒端摆放。
& b) H4 Y$ C) F3 F

飞熊在天

你的测量没问题，具体为什么，推荐阅读于博士的信号完整性手记中第四章:信号的反射与端接。

wuyatao

:victory::victory::victory::victory:

we167527

ABCDJ 发表于 2018-5-22 11:53
端接有很多种形式，源端一般是串联电阻，末端一般是并联，末端端接效果比源端好但结构复杂、功耗大，各有各 ...

$ v; d4 G8 ~. a5 g末端端接意思是。像在地址线上那样并联一个上拉？还是在最末端像VTT那样？
; |0 P5 S# I" F

we167527

kobeismygod 发表于 2018-5-17 16:03
1 \+ n8 Z- v2 x8 D5 j因为这些信号线是单向传输，另外你说的这些信号用的是并联端接（我说的端接靠近输出端指的是源端匹配）， ...

如果地址线和控制线采用的是串联端接呢？应该放在何处？

ABCDJ

端接有很多种形式，源端一般是串联电阻，末端一般是并联，末端端接效果比源端好但结构复杂、功耗大，各有各的优势。但是对于高速信号和DDR等要求高的场合，都采用的是末端端接。

we167527

kobeismygod 发表于 2018-5-14 12:39
是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你 ...

那我有个问题！
就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢？

Joen0_0

kobeismygod 发表于 2018-5-14 12:39
是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你 ...

, X8 ]6 c. k- a2 h4 u嗯嗯，感谢

kobeismygod

Joen0_0 发表于 2018-5-13 20:45
了解，我只是觉得说
- Q0 }  Y& r" y# E. j- S' y. n8 p1.电阻已经很靠近源端了，还是能测到电阻到源端信号的过冲现象，那是不是说，端接电 ...

是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你的端接电阻摆放的多么靠近输出，只要阻抗出现不连续，就会有反射存在。
( s" i0 P- ?. J& U+ H  r1 Z& v
/ u+ u( r; S* s" \( T4 r! z7 c

哈士奇的主人

qiantan 发表于 2018-5-13 22:07
% E6 R0 ]6 s$ l6 H4 ^那请大神讲讲，是不是所有的端接都是靠近源端比较好呢？

6 T  O  N1 ^- _( D. j不是，看具体芯片具体引脚的

qiantan

那请大神讲讲，是不是所有的端接都是靠近源端比较好呢？

Joen0_0

哈士奇的主人 发表于 2018-5-10 17:38
0 f0 `$ s4 V8 k- e" V) s! }我们关心的是接收端的信号，接收端的信号质量好就行。这是pin to pin的走线吗？

; S9 G+ o+ `* k- b& p+ H; m  k是的，pin to pin
6 {, k$ ?; `' [' t% ^. o. t2 {6 [) ?你这个问题倒启发了我，要是一对多的话，结果又是如何。。。
  s/ U( p' p! U