关于端接的一个问题

Joen0_0

$ p3 b  A* r4 `. ]/ r9 _- _$ P如图所示
1.实测在端接电阻R1为0R时，AB两点的波形都是图①的情况，有些过冲
2.在调整端接电阻为100R时，A点的波形为图①，B点的波形都为图②
想问一下
2 T$ A7 L+ d2 z& R1.调整端接电阻后，对于终端来说，波形是正常范围内了。但对于源端来说，在调整端接电阻前后，源端（A点）波形都是有过冲的情况的（实测），是不是说端接电阻仅仅只是调整终端所接收到的信号，对于源端并没改善
1 I( `) w% P% e2.还是测试结果有偏差

Joen0_0

kobeismygod 发表于 2018-5-13 16:54
. E! F- _' u" j1 n% }4 u串联端接主要用于输出阻抗小于走线的特性阻抗的情况，这个电阻目的是增加了源端的输出阻抗，所以在图上电阻 ...

了解，我只是觉得说
1.电阻已经很靠近源端了，还是能测到电阻到源端信号的过冲现象，那是不是说，端接电阻不管怎么放置，源端到端接电阻一定还会有过冲的现象
2.端接电阻到源端的距离影响着这个过冲程度（假如端接电阻就在源端BGA底下，是不是说，源端到端接电阻这段信号的过冲会变得非常小？）
3.虽然源端到端接电阻这段信号确实不是特别重要，这个产品也在出货了，只是我个人想通过交流学习一下知识
4.真的非常感谢每一位大神，每次在365上问问题都有挺多人来回答的，真的感谢

ABCDJ

we167527 发表于 2018-5-23 19:29
末端端接意思是。像在地址线上那样并联一个上拉？还是在最末端像VTT那样？

% o* b8 g5 I% B- }; N应该末端像VTT那样，也最简单的方式也就是上下拉，阻值跟特征阻抗一样，单端和差分有点区别。但是直接上下拉会提升很多功耗，所以又有优化的版本，比如加电容的方式，而又因为输出IO一般驱动能力有限，这个电容容值很难选择。总之，对于单端信号的末端端接，基本上很少用，除非像DDR一样有个比较合适的VTT电源。
. ^+ T; n. x! \3 h

kobeismygod

we167527 发表于 2018-5-17 10:17
那我有个问题！
就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢？

" E' A8 M9 a: ^0 }1 V因为这些信号线是单向传输，另外你说的这些信号用的是并联端接（我说的端接靠近输出端指的是源端匹配），也就是传输线阻抗小于输入端阻抗，所以并联端接电阻会接收端的等效阻抗降低与走线阻抗匹配，综上，需要靠近颗粒端摆放。

飞熊在天

你的测量没问题，具体为什么，推荐阅读于博士的信号完整性手记中第四章:信号的反射与端接。

wuyatao

:victory::victory::victory::victory:

we167527

ABCDJ 发表于 2018-5-22 11:53
* u! K) A; @: W2 I, K2 |! R1 v$ T端接有很多种形式，源端一般是串联电阻，末端一般是并联，末端端接效果比源端好但结构复杂、功耗大，各有各 ...

末端端接意思是。像在地址线上那样并联一个上拉？还是在最末端像VTT那样？
2 S) @3 t6 I6 S3 M/ H

we167527

kobeismygod 发表于 2018-5-17 16:03
因为这些信号线是单向传输，另外你说的这些信号用的是并联端接（我说的端接靠近输出端指的是源端匹配）， ...

9 D9 L8 S1 F9 P  W; k2 i6 ^/ |# Q如果地址线和控制线采用的是串联端接呢？应该放在何处？

ABCDJ

端接有很多种形式，源端一般是串联电阻，末端一般是并联，末端端接效果比源端好但结构复杂、功耗大，各有各的优势。但是对于高速信号和DDR等要求高的场合，都采用的是末端端接。

we167527

kobeismygod 发表于 2018-5-14 12:39
是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你 ...

那我有个问题！
就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢？

Joen0_0

kobeismygod 发表于 2018-5-14 12:39
5 n2 g0 `0 z% l2 I# K7 F5 E是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你 ...

嗯嗯，感谢

kobeismygod

Joen0_0 发表于 2018-5-13 20:45
了解，我只是觉得说
7 ?  V& H  ]0 L7 W) Y& t# D1.电阻已经很靠近源端了，还是能测到电阻到源端信号的过冲现象，那是不是说，端接电 ...

是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你的端接电阻摆放的多么靠近输出，只要阻抗出现不连续，就会有反射存在。

哈士奇的主人

qiantan 发表于 2018-5-13 22:07
那请大神讲讲，是不是所有的端接都是靠近源端比较好呢？

! q  n% r& s) }9 M0 m9 C不是，看具体芯片具体引脚的
: k7 Z+ C' ]% N+ E% t5 z

qiantan

那请大神讲讲，是不是所有的端接都是靠近源端比较好呢？

Joen0_0

哈士奇的主人 发表于 2018-5-10 17:38
) d4 z1 |- b6 I! |+ G- q我们关心的是接收端的信号，接收端的信号质量好就行。这是pin to pin的走线吗？

. E; ]# }/ |7 w& o% `0 P是的，pin to pin
1 _* ?+ b& }% L1 N2 ^* H( ^5 y你这个问题倒启发了我，要是一对多的话，结果又是如何。。。