Allegro画好的PCB天线封装无法放置

六画玄辉

5 w% d) |3 \, M- J
上图是画好一个带反馈的PCB天线封装，下图是原理图symbol。由于原理图是放置了两个管脚，而PCB封装只画了一个shap管脚，导致在AllegroPCB中放置元件封装时无法放置，请教下各位有遇到和我这样的问题怎么解决？

這侽孓譙悴丶

六画玄辉 发表于 2018-4-28 12:34
! z8 K8 }: n/ V本来我用的就是shap做的焊盘，也就是整个天线都是作为一个焊盘，不知道是不是再焊盘中再放一个焊盘还是说 ...

4 {3 U" e, J0 S3 `  A4 T报错可以忽略掉不用理啊!也可以不需要做shape焊盘，直接像我那样放两个规则的小焊盘即可！你要做shape焊盘也可以！

! _% e0 n# o: Q1 Y0 s并不是所有的报错都要解决的，像同网络的DRC报错只要自己确认是没有问题的那就可以忽略隐藏掉不管它，比如散热地焊盘上打地孔的报错，你的板载天线两个脚本身就是短路在一块的，那报错又有什么影响呢？思想不要太僵硬！

六画玄辉

這侽孓譙悴丶 发表于 2018-5-3 09:30
* G' O# B: \7 J+ y6 G5 u快捷键设置个人习惯在cadence\SPB_15.5.1\share\local\pcb\site.env设置，以下是个人自己常用的一些快捷 ...

谢谢您！我搜索了下你提供的那个文件（site.env），没搜索出来，可能是版本不一样，我用的16.6。另外请教下，出现下图这样的情况要怎么设置：红色那个是在allegro PCB中飞线是一定飞到那个角落，很郁闷，而且布线也是布到那个角落里，而不是最近的。绿色那个是我做封装时设置的原点坐标。
& C+ T' x4 ^% f5 f; p
( S& J  Y1 Q% ?2 T. M: I

mia0830

六画玄辉 发表于 2018-5-3 10:59
谢谢您！我搜索了下你提供的那个文件（site.env），没搜索出来，可能是版本不一样，我用的16.6。另外请教 ...

1 f9 V6 Z2 b* F; U4 mtools--utilities 里面有个env variables ，看你的env 路径设置的是什么就能找到那个文件了。set  envpath   的这一行

北冥有鱼

学习了

六画玄辉

這侽孓譙悴丶 发表于 2018-5-3 11:27
1.site.env从15，16和17都一样可以用的！
8 F- g2 {' N$ X5 y1 Y2.走线连接到那个角落是因为你天线封装的shape焊盘的原点设置 ...

$ {7 u- g2 \% b, P# b( J你好！我设置了shape焊盘的原点（包括top层 ，paste top层以及封装的原点），但是在updare symble时（更新时选择更新shape）就出现这样的情况，不知道你有没有出现过，下图是我update symbol是点击的选项和更新后PCB封装的结果
0 Z; b2 T. a. |! r" i  E. ?8 |' H

這侽孓譙悴丶

六画玄辉 发表于 2018-5-3 10:59
谢谢您！我搜索了下你提供的那个文件（site.env），没搜索出来，可能是版本不一样，我用的16.6。另外请教 ...

5 Z0 s; \0 O3 U2 @5 _1.site.env从15，16和17都一样可以用的！
2.走线连接到那个角落是因为你天线封装的shape焊盘的原点设置到了那个角落去了，修改下shape symbol的原点，然后更新封装即可！
: H. i( \* y2 `6 q1 ^

這侽孓譙悴丶

六画玄辉 发表于 2018-5-3 08:53
请教下，allegro如何设置快捷键，对布局的时候经常用到的旋转，对齐这些快捷键怎么设置？

快捷键设置个人习惯在cadence\SPB_15.5.1\share\local\pcb\site.env设置，以下是个人自己常用的一些快捷键设置，可以参考一下！前面a是格式开头，中间是快捷键，后面是对应的命令！



( U( \1 Y+ A3 o4 W7 {5 w: J3 j9 o
- f7 h4 T; \- }1 B

六画玄辉

這侽孓譙悴丶 发表于 2018-5-2 16:50
( _6 l+ s/ ~5 P2 R/ Q把原理图和PCB发上来！

请教下，allegro如何设置快捷键，对布局的时候经常用到的旋转，对齐这些快捷键怎么设置？

六画玄辉

這侽孓譙悴丶 发表于 2018-5-2 16:50
把原理图和PCB发上来！

* I' @- P% C- {+ @+ T7 f8 t我按照你的方法重新做了一个shape封装，改了下封装名字就可以了，不会报错。
+ R  q2 a9 J- \9 Z6 b8 I- u! c

這侽孓譙悴丶

六画玄辉 发表于 2018-5-2 14:06
6 H: L; n( R4 J4 T. }1 e还是弄不来，我确认下原理图是两个PIN，封装是用的你发给我的那个封装，也是两个PIN。但是PCB中还是之前 ...

把原理图和PCB发上来！
' \( ]/ B/ v( [/ d

六画玄辉

這侽孓譙悴丶 发表于 2018-5-2 12:16
检查你原理图器件的pin number是否与PCB封装的pin number对应。从报错提示来看是没有定义2脚，也就是说pi ...

# y6 _" K! \6 W+ w还是弄不来，我确认下原理图是两个PIN，封装是用的你发给我的那个封装，也是两个PIN。但是PCB中还是之前那个我画的那个一个PIN的封装。Allegro PCB不知道怎么同步。AD很容易只要你改了封装都会同步进去，Allegro的数据管理方式不知道怎么同步

這侽孓譙悴丶

六画玄辉 发表于 2018-5-2 12:07
0 M* A/ o' m7 [+ L) e* l导入网表时提示封装找不到pin2脚

& X# {& C# Z: e$ d5 S% a检查你原理图器件的pin number是否与PCB封装的pin number对应。从报错提示来看是没有定义2脚，也就是说pin number对应不上，原理图器件的pin number修改成与PCB封装的pin number对应即可，比如你原理图上这个封装有两个脚，pin number分别是1和2,那么，你PCB封装的这两个焊盘的pin number也必须是1和2，如果是1和3，那么PCB封装上的3与原理图的2就对应不上了，就会提示你截图的那个报错了！
1 s# R, A+ v% o$ R6 @- t

六画玄辉

0 O3 G* a# _% [( X& t 导入网表时提示封装找不到pin2脚
, R# r, V5 Q$ v( Y% g

六画玄辉

6 k# b/ y! T  S) Y

這侽孓譙悴丶 发表于 2018-5-2 11:09
0 l( I9 l) a# h( e可以把库里面的封装替换掉，然后把PCB上的封装删掉，再去更新试试！

; g- Z3 ~7 B! c3 x6 O. f我就是这样弄的，会报错。原理图我是改了，封装库的封装也更换了，但是重新导入到allegro PCB中，放置时还是之前的那个封装。我也试过用update symbol也还是一样。
, ~% C  O7 b* H* s! o

這侽孓譙悴丶

六画玄辉 发表于 2018-5-2 09:46
: Y! u( D% y- j0 Y& H# O- L. e您好！我把你这个封装替代掉我之前的，然后改原理图，重新生成新的网表。在Allegro PCB 中place时还是之 ...

可以把库里面的封装替换掉，然后把PCB上的封装删掉，再去更新试试！

六画玄辉

這侽孓譙悴丶 发表于 2018-4-28 17:53
( X& C; k. Z! E9 K: E% L& X( ^1.只需要做两个PIN即可，你PCB做了三个PIN，shape焊盘也算一个PIN，然后你两外还放了两个焊盘，总共3个， ...

您好！我把你这个封装替代掉我之前的，然后改原理图，重新生成新的网表。在Allegro PCB 中place时还是之前那个。我有试过update symbol还是一样。不知道如何把更改的封装更新到PCB中去