4片DDR3等长请教

liuchao6102616

没有做过DDR3的PCB Layout 查了一些资料  请教几个问题：如图  单片分组：数据组1  数据组2   地址命令控制时钟一组   ( I+ S5 S4 W8 o$ Y' L, C" V: i问题1： 单片中数据组1和数据组2之间需要误差要控制多少？ 0 C; o9 N& m3 u; S% M& A% m9 l问题2： 地址命令控制时钟组内等长误差控制多少？ 5 D- {7 n7 j: v$ R# g$ h  M问题3： 地址命令控制时钟组合数据组间等长误差控制多少？ % k% ~" x, \& v" W, e问题4： 每片DDR3之间是否有等长要求？ 望大神们指教  感谢！   2 e2 V5 V( ~& M' G& i6 [4 R, N

9 P- ^' H6 L$ m7 X+ g; I
( G" \2 H3 P( D

baby_snow11

学习了

superlish

分组等长即可