1932个焊点的FPGA如何扇出 求指教 要多少层

liuchao6102616

1932个焊点的FPGA如何扇出  求指教 要多少层
, Z8 c& f1 T$ ^* J  {4 M" T- [9 @* E

liuchao6102616

zyh610710 发表于 2017-12-26 15:31
0 t" Y3 i- N$ [+ y& I0 i可以自己预估一下，前两排走表层，3，4排走背面，后面的就用内层去算，单端信号，还是差分信号，看信号的分 ...

  a/ A0 S5 X* @; V, q  I了解了  多谢！

liuchao6102616

這侽孓譙悴丶 发表于 2017-12-26 15:32
自己导入后根据网络的分布（如果功能用得多网络自然就多，如果有些功能没用到自然就有些地方有空Pin，有没 ...

了解了  多谢！

liuchao6102616

cjkao 发表于 2017-12-26 15:59
XILINX 有份文件可參考看看
https://www.xilinx.com/support/documentation/user_guides/ug1099-bga-devic ...

多谢！
( ~9 G" S* j: A& d

liuchao6102616

南林维京 发表于 2017-12-28 16:06
' i" G; {, a: E7 B3 Z这FPGA应该是1mm的，
/ \+ ]7 J3 F3 @. T+ o1.首先最外面2排的pin,可以拉出去打孔
2.通常情况下2个pin之间可以走2根线，你可这 ...

了解了  多谢！
3 W' H# S- Y0 z. q* C

南林维京

这FPGA应该是1mm的，
  ^. i3 w& I, P* O3 N1.首先最外面2排的pin,可以拉出去打孔
# j2 Y* e( c8 D, g3 `+ |2.通常情况下2个pin之间可以走2根线，你可这样大概走一下，算下多少层能走完，
% L) f- v% p4 u+ h  u5 t# i. X4 W5 _& o3.当然你要把电源用到的层也要算进去；
5 u- m* C- v9 Z7 M, o4.还有就是要考虑，走线是不是顺的，交叉多不多。有没有特别信号等，不过FPGA，是可以做SWAP pin.
5.同时也要考虑板厚，厚比等

2 {- O& v) F7 L以上个人意见。

cjkao

XILINX 有份文件可參考看看
https://www.xilinx.com/support/d ... ce-design-rules.pdf

這侽孓譙悴丶

自己导入后根据网络的分布（如果功能用得多网络自然就多，如果有些功能没用到自然就有些地方有空Pin，有没有空Pin对布线影响很大）以及布局大概散出一下评估就差不多了，前两排可以拉出去，加上FPGA可以换PIN有些网络顺序就不用担心了，然后再看看电源通道，自己大概评估下！

zyh610710

可以自己预估一下，前两排走表层，3，4排走背面，后面的就用内层去算，单端信号，还是差分信号，看信号的分部来评估板子的层数，至于超板厚不能加板厚就只能叠相邻层

liuchao6102616

kevin890505 发表于 2017-12-26 14:12
1 l$ u7 N% L$ g/ h看芯片具体功能引脚分布了，同样封装的BGA，扇出层数差距大大的。有些厂家会针对BGA引脚分布做优化，就可以 ...

多谢  12层应该差不多
' u! u/ }8 M: e2 ]

liuchao6102616

GHOST 发表于 2017-12-26 11:55
这个说不准的吧，叠层还得看板厚，板厚不够也叠不出来高层的
另外还得看多少网络， PIN间布一根线还是2根 ...

' G1 g7 k3 W9 O多谢

kevin890505

看芯片具体功能引脚分布了，同样封装的BGA，扇出层数差距大大的。有些厂家会针对BGA引脚分布做优化，就可以节约层数，有些很随意就比较蛋疼。

GHOST

这个说不准的吧，叠层还得看板厚，板厚不够也叠不出来高层的
另外还得看多少网络， PIN间布一根线还是2根线也是不同的
估计要到18-20层左右