Hyperlynx DDR时序模型如何建立

xingnuolgsx · 发表于 2017-12-5 10:31

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

最近在学习用Hyperlynx仿真DDR，对时序模型的建立有一些疑问，还请各位指教：
1、如果想自己建立DDR的时序模型，里面的各个参数值怎么设置？看了Mentor的技术文档（比如tACCSkew，tCKDQS, tDQSDQQ, tDH, tDS这些值是哪来呢），
还是云里雾里的，大家有没有这方面的资料可以发出来共享一下呢？
2、如果用标准的时序模型，看了hyperlynx安装库里面有很多时序文件，这些文件有什么区别呢？
看了一下感觉里面定义的内容不太一样，我在仿真的时候要如何选择时序模型呢？
感觉自己看资料进展很慢，遇到问题就进行不下去了，希望能得到高手的指导，谢谢大家

ccb1325 · 发表于 2018-5-10 14:58

:lol:lol:lol

sccleo · 发表于 2018-4-22 13:24

:):):):):)

宣棠電磁 · 发表于 2018-4-11 11:22

xingnuolgsx 您好 tACCSkew是來自controller 的 data sheet，tCKDQS是clock跟DQS的skew，是由 tDDKHMH導出，而 tDQSDQ(min) and tDQSDQ(max) 是由 tDDKHDS或tDDKLDS跟 tDDKHDS或tDDKLDX導出，tDH, tDS是DDR flip flop的setup time 跟 hold time，在memory端，JEDEC有統一規定，在controller端就要看各晶片的datasheet。詳細的定義可以看Hyperlynx user guide 第5章 Simulation Results(9.4版以後)，若是9.3版以前，請看第12章 Simulating DDRx Memory Interfaces。