EDA365电子工程师网

标题: 我的logic为什么变得这么慢？ [打印本页]

---

作者: zhtoad    时间: 2008-12-29 11:26
标题: 我的logic为什么变得这么慢？
我从protel中转变来的电路图。
9 a4 v# |! A5 W. E9 q+ M, p' R0 L总共6个图，感觉移动一下滚动条，或者是放大缩小都要停顿2妙钟，感觉也太慢了。
是不是有什么问题。
5 t$ {! u+ x6 ?7 t/ k' W6 @5 Z
[ 本帖最后由 zhtoad 于 2008-12-29 11:36 编辑 ]

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2