EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2017-11-29 17:07 编辑
# d- _# w# g( z6 v; x( X3 f# @! F# k7 h7 m: ^
9 U a8 s! w9 {# Y$ y) G; t. ?+ g5 i3 \9 B. {4 @2 q
简介 6 ]. r9 _: V& L+ N
Cadence Sigrity解决方案，2012 年Cadence公司以8千万美元收购Sigrity公司，原提供用于IC封装物理设计和电源完整性、信号完整性、设计阶段电磁干扰（EMI）分析的软件: 分析包括芯片、IC封装和印刷电路板在内的设计。原Sigrity公司创建于1997年，凭借在仿真中使用针对电子结构的电磁计算技术和混合求解技术，获得美国国家自然科学基金会奖项。
5 h: L0 f8 v' K8 J5 LCadence公司收购Sigrity公司之后，对Sigrity 产品线做出一系列整合，更好地支持、对接同一公司下的PCB设计和IC封装设计软件，并且持续地创新和扩展产品技术， 包括： 2015年，Cadence公司发布了Sigrity并行计算4-pack，可以使得PCB精确模型提取验证加速3倍，从而实现高效的产品设计。并且提供兼顾电源效应（power-aware）的系统信号完整性（SI）分析功能，支持全面JEDEC合规检查的LPDDR4分析，以及灵活的软件购买选项。 2016年，Cadence公司扩展了产品组合，提供升级的串行链路分析流程，包括IBIS-AMI建模技术、USB 3.1（Gen 2）合规工具包、以及剪切-缝合（cut-and-stitch）模型提取技术，可将长串行链路分段，分别使用3D全波建模或者混合提取技术建模。 2017年，Cadence Sigrity产品引入了几项专门用于加速PCB电源和信号完整性验收的新功能。与Cisco合作开发的“电源树” （PowerTree™）技术，实现基于团队合作的电源完整性（PI）解决方案，减少设计迭代，加速产品成功上市。
% A& H9 }! j' {/ i( `) U; V
, v- `, B0 Y: v J4 t- i! @
完整解决方案
. k) E- ?4 T' |- Z, D. v* G7 g, ~9 P# t m' C5 g# {
1. Allegro Sigrity串行链路分析解决方案 | 用于分析千兆位级串行链路的完整解决方案
( R) L) }' A6 y. w
: P: v* H4 P8 m8 t& \. ~核心价值 主要功能/特点 ( `9 z6 \" t6 z- o5 r" T3 \2 G+ z
2. Allegro SigritySI Base信号完整性基础解决方案 | 先进的信号质量分析 " U! y) Y- X3 \" R' ]
核心价值
9 x+ u: \) n( u
主要功能/特点
; E% B, Z3 w" Y' |+ {2 ]集成Allegro Sigrity SI Base和Allegro PCB编辑器 4 T2 y" v" }9 q* Q
3. AllegroSigrity PI Base 电源完整性基础解决方案 | 实现PI专家和非专家协同合作的电源完整性分析工具
. t; N! f! p+ M& O e: t2 S l核心价值 定位需要更改布局的区域，以提高电源完整性 为PDN分析提供高级建模和PI仿真 在封装或板级仿真PDN PFE有助于去耦电容的选择和放置 " L0 S: M( T" O, V3 x* i
) j3 V/ x1 a& g8 d* I: P
主要功能/特点 执行一级PI分析 尽早发现设计错误，提高设计一次性成功率 采用以PI为核心的约束条件，缩短设计周期 设计面板与layout分析环境二者紧密集成 准确定位需要修改的物理位置，以提高PDN性能 " Y9 l! w( a& R+ e3 v+ T$ ^2 C
3 ^% W6 a6 u( b" p. uAllegro技术环境集成Sigrity电源分析技术 $ I, r5 x9 d6 J
4. Allegro Sigrity Power-Aware 兼顾电源的信号完整性解决方案 | 源同步并行总线分析的完整解决方案 - r1 ^0 ^: E8 l, Q2 J' A' U
核心价值 9 o' d U4 ^% P- a9 z+ t) u
非理想电源/地仿真（下图）与理想电源/地仿真（上图）
6 G5 C; u7 F" U+ H. @* u5. Allegro Sigrity 电源完整性验收和优化解决方案 | PI专家的签收级AC和DC分析工具
" |( [ ]/ v# }, t, T& D核心价值 PCB和IC封装设计AC及DC PI分析的验收级精确度 可用于单项工具模式或作为一个集成Allegro Sigrity解决方案 设计面板功能方便用户在分析PCB或IC封装的同时查看和修改设计 P6 D4 W( s; c& Y9 O3 H& o
$ x7 c# Y, E0 j/ C C主要功能/特点 Allegro设计面板功能可让您在分析Allegro PCB或IC封装设计时查看和修改设计 兼顾热能的分析功能，可以同时考虑器件热和焦耳热 电气评估功能可让您快速对设计的电气质量进行一级评估 与Allegro PCB和IC封装工具的约束管理系统无缝配合
+ m: t. ]9 [- N& Z
$ ]. A% {7 T- ^( O
AllegroSigrity PI 验收和优化解决方案与AllegroSigrity PI Base一起，允许单个用户访问以下的Sigrity专项工具，或使用整合的AllegroSigrity解决方案：
% L" s! a, T, y2 ?3 G) ]- v & O/ q+ R! c5 x5 ]/ t3 H
; |9 l6 s2 D& u/ N% T' @
* X1 Q1 T9 m% R! ? l将这些Sigrity电源完整性工具集成到一个解决方案中，Allegro Sigrity PI 验收和优化解决方案可使它们与设计面板无缝集成
4 s% A( A: b- m# u; M7 k/ R4 v. E' e0 r
6. Allegro Sigrity 封装评估和提取解决方案 | 完整的IC封装评估和建模解决方案
L0 B. c! C. l' f7 C ~核心价值
: K" |* ^ ], l4 [0 ~, @. O" D8 D/ _- _0 y! X8 O
专项工具- b C3 X# p3 z: [$ I* S4 l [( F
( ]3 g _: M& G
1. Sigrity PowerSI | 对整个IC封装或PCB进行快速准确的电气分析
+ X7 U1 R) w$ b1 F3 P+ Z) L" f
0 s# P/ ?# K9 h7 r+ DPowerSI是一款用于高级信号完整性、电源完整性和设计阶段EMI分析的虚拟多端口矢量网络分析器。 支持S参数模型提取、走线阻抗和耦合检查，为整个IC封装和PCB设计提供多种频域分析模式。 4 F) r( Q* \9 ~( R% G( Q- q4 x3 q1 _
$ z/ e- L3 F8 ^ c/ w+ e核心价值 市场主导产品，是进行关键PI、SI分析的必选工具 IC封装和PCB结构的高精度建模 单端和混合模式结果及后处理 自适应频率采样和智能结果存储 支持元器件/电路模型且不限制端口数 集成PowerDC™技术，确保直至DC的模型精度 流线型工作流程，简化设置步骤 集成全波和准静态3DEM求解器
5 S8 |5 w- }( {0 l
频域SI，PI和EMC
+ m5 u8 R( r' e# e2. Sigrity PowerDC | 确保供电可靠
: ^$ I( ^9 T* F& q" L1 I: h; Z) L( u& ]& f$ [- m3 ~
PowerDC是用于IC封装和PCB设计的高效DC验收解决方案，可进行电/热协同仿真，以最大限度地提高精度，可快速定位压降和电流的热点，自动找到最佳的感应线位置。 4 [2 h- z5 _# m5 i n8 {1 }; s
8 ^( x% x2 x2 N0 N# I核心价值 PCB 和封装领域的第一个也是唯一的集成和自动化电/热协同仿真 持有专利的自动远程感应线定位，可有效节约时间 最快、最准确的压降解决方案 丰富的可视化选项，可快速进行设计改进 独特的可视化方框图结果，支持设计假设（what-if）分析 分块化多板E/T协同仿真 统一管理设置参数 集成 Allegro Sigrity PI 解决方案
$ D- r' t7 U8 |: ~* \+ H o0 d& \
/ l2 B" X( t$ H' y7 v0 L& d
多板E/T协同仿真
* f* q" q* U1 l1 v完整设计流程解决方案
- T/ T% T7 a, p: B; l6 H/ b, o5 l
0 Z7 F# q5 }0 c) Q* r, x8 s) ?1. PDN 设计 | 集成布局和分析解决方案的约束驱动设计
) E7 f6 p A/ {6 ]0 S% o2 C: T& ~
5 R7 r6 C2 P7 I0 c# \# Y5 S! a6 k( C4 s( h( r5 J4 n
核心价值 基于团队的约束驱动设计流程：PCB布局专家执行一级PI分析，因此PI专家可以专注于高级分析任务 自动化设置AC和DCPI分析，并复用以前的设置，以便快速有效地分析设计变更 使用DRC标记和交叉定位，轻松识别需要满足PDN特定要求的布局布线变更 1 L4 R- h0 l3 }6 w8 `# C, L
2. LPDDR4 完整解决方案 | LPDDR4设计兼顾电源的精确解决方案
8 b+ N$ E( R Q4 H) z0 [( K$ k" {3 {" W- V# }
核心价值 多协议设计IP 硅级精确兼顾电源的IBIS模型 虚拟参考设计 精确的LPDDR4封装模型 完整的设计流程，以加快PCB分析
8 w: Y* B& T4 E* Y
+ n/ f5 c( z9 N
3. IO-SSO 分析套件 | 您成功仿真所需的所有技术
A: G6 s+ R7 F l7 ^
K9 ]( F3 M! j5 e' k核心价值
5 F. b! W- ~$ K7 H1 x5 J4 w$ m5 M, r V2 H- V" H
: V. i) f" J1 Z( R+ a
欢迎您的评论！
7 c) l+ ?/ Y: S$ W" Q5 }5 t& K
$ f5 E6 f" F' j您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
" \& |9 _$ G1 p! n$ C6 {
+ {* i1 P7 R5 W+ z/ }+ o
2 v; z# T$ ?* h% R$ O, e; d | 
/1 
发表于 2017-11-28 21:09
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
