EDA365电子工程师网

标题: 16.6 中net 长度不一致 [打印本页]
作者: stephenhgw    时间: 2017-11-23 10:58
标题: 16.6 中net 长度不一致
通过show net 的方式查看net 的长度，得到的结果与在constraint 里面的长度不一样长，是怎么回事？
7 e, v/ W% D, p+ Q1 n
* }$ H! [% X% D5 P

Show net.png (41.38 KB, 下载次数: 0)

Show net.png
作者: dzkcool    时间: 2017-11-23 11:11
检查一下这根线，可能有Dangling Line在线上。
作者: stephenhgw    时间: 2017-11-23 11:25
dzkcool 发表于 2017-11-23 11:11
; Y8 i9 k. C3 ~! ~/ `检查一下这根线，可能有Dangling Line在线上。
: O, `' a$ Q# I
查过了，没有dangling line. 很奇怪，其他有的线是一样的。
3 C$ B9 Z; p5 B/ @7 D3 r; h# \! ]( A7 w5 _4 Y$ m3 S
作者: GHOST    时间: 2017-11-23 13:51
看下规则，是不是点到点的？. i. t0 k- S6 W  ]& _, l. f
网络可以包括所有，例如上下拉之类的，而可以是芯片PIN到PIN的，你看下是哪个了，' Z9 P0 J5 |8 Z9 q+ J3 v
就只有单点连接的，估计就是一样的，多点连接会有差别的
作者: stephenhgw    时间: 2017-11-23 14:43
GHOST 发表于 2017-11-23 13:51
8 J( I2 e  R0 g0 Y看下规则，是不是点到点的？
% \& F( O. k2 Q! j) t, J) t# r网络可以包括所有，例如上下拉之类的，而可以是芯片PIN到PIN的，你看下是哪个 ...

5 l" M" u3 a5 u- q" R4 F是点到点的直连。 表层一个pin打via 到中间层走线在打一个via 到底层连接到另一个Pin 上，中间没有其他的连接关系。% {, V4 A, k# |* y4 n$ R9 t7 b
& h$ O  T5 D. |& w: e
作者: a2251247    时间: 2017-11-23 14:56
本帖最后由 a2251247 于 2017-11-23 15:04 编辑 / J1 |6 T- P8 P. m5 G
" H! V( R6 `9 H8 T5 t8 K' L4 ?1 n
删了重新走一遍
作者: steven    时间: 2017-11-23 17:23
这个比较诡异啊！可能是软件误差吧！
作者: stephenhgw    时间: 2017-11-24 11:16
steven 发表于 2017-11-23 17:23! v, v" R' B. K/ F8 w. Q" p
这个比较诡异啊！可能是软件误差吧！

& w7 l+ U/ w' A3 x1 t) c) J6 n8 @最大的差了有0.8 mm. 有一半的net 都不一样长，不知道这是不是bug, 还是有什么特殊的算法之类的。2 J- G* ]( c  I- R, P; `: O
) F- z) Q* }' k, s8 c/ k8 q; J
作者: 65770096    时间: 2017-11-24 16:16
stephenhgw 发表于 2017-11-24 11:16
4 c8 h% C$ @% M6 r最大的差了有0.8 mm. 有一半的net 都不一样长，不知道这是不是bug, 还是有什么特殊的算法之类的。

! R7 T9 i/ [8 @3 ~" p应该还是线头的原因，看看出pin的地方是否有节点什么的。
1 c3 H1 x9 L  q8 d+ W
作者: dinodino66    时间: 2017-12-15 16:44
遇過不知如何解.........其實是VIA沒有打在PAD的中心點軟件自己幫你接了虛擬走線  i& ~% T% F" g2 B, _& T. N! ]* W
作者: liujian1987    时间: 2018-3-7 08:08
是否设置了pindelay?



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2