Layout Design Guide

qiangqaz

C:/Users/Administrator/AppData/Local/YNote/data/qiang9011@163.com/3d4b19fd4d9f47a88f14a86b6d0b14d0/clipboard.png狗大的资料，有点没看懂，麻烦大家解答下
2 e, Y) F, x/ |$ Q$ z: ]  d1 ]/ X" G1.为什么走线的时候不在过孔处直接转弯？这样走线宽度变化不是更小？
2.高速GND的回流为什么不是最短回流路径？

, s2 P6 j! Q, [1 p5 l

cwfang2013

第一个问题，我也比较疑惑
, Z% _6 ?" h; P4 L8 q2 c1 l第二个问题，我可以大致说下我的理解，对于高速信号而言，回流必须找阻抗最小的路径，而高速信号的阻抗主要表现为感抗，感抗和电感的大小有关，电感和磁通量有关，最后就是和回流面积有关，第一幅图的回流面积非常的大，而如果在信号的正下方，回流面积会很小

超級狗

0 I6 H4 f$ ]+ V( [
% `% N! v( C$ c3 l8 e7 l$ kSMSC 的 Layout Design Guide 是這麼做的沒錯！
! B8 _8 ?* _; b* ?5 h; ?
9 k4 E+ M4 ^) |: U( I大哥英明神武、莊敬自強、處變不驚、慎謀能斷、三顧茅廬、三戰呂布、七出祁山、七擒孟獲……
; l( U, {% p+ c7 N
我中華民族之復興指日可待！

, @& k- m6 m' R5 ~+ C- C" X0 ~% J$ q9 m
  g9 g6 _3 K. `9 I& M

arod13

以下小弟我個人淺見
, _( D7 ^; M& d. @8 f% e如同上面大大所說的 高頻是看電感阻抗 在低頻才是看電阻阻抗
影響電感很重要的因素是電流所走的迴路
L=磁通量(正比面積)/電流
  H4 y: a! J8 ~& \* e( X5 H在相同電流下如果走訊號線下方可以發現電流迴路所產生的面積只有板厚乘路徑長度
而如果迴流走像DC那種路徑等於增加一段路徑而增加面積
用下圖(Top View)來說明兩種迴流方式所包圍的面積

! U! E9 ?& o4 z; e. K' u& r" \! H+ o# v' o1.High Frequency Return Path
# t3 s* o8 w& B: o|--------------------|
|                       |
9 L; z" M- ], B$ M' A+ v3 j- R|                       |
3 n' p, h4 r$ y/ k, h/ r                  
2.Low Frequency Return Path (<<<低頻迴流路徑)
|--------------------|
0 X9 \4 B" V) Y- D0 B9 g0 u$ c1 X; o|                       |
|<<<<<<<<<<|

可以發現低頻迴流路徑(上圖2.)會有比較大的面積
因此高頻走低電感的路徑必須走上圖1.的方式
+ M, s6 l% L% `% [
, v0 j) H# i" q小弟為新人硬件工程師如有誤還請各位大大指正

huang8weijie

2 z( `5 \' P+ ]- F4 _" }学习啦

234500317

学习啦

luhangzhousztcx

学习啦

qinqinstart

刚看了一份很不错的design guide

zhp1

学习学习学习

luhangzhousztcx

关注下啦

dhhtmqh

我要下，没威望了怎么整

dhhtmqh

这种帖子回复量都这么少，不科学

px673084941

阻抗最小的路径；磁通量最小的路径

AD9_PCB

超級狗 发表于 2017-10-20 11:32
- s7 K' u( B# u8 j2 _* l5 `, H$ g0 m老實說，這個問題也不算太爛，我需要再懸賞五兩銀給那個 A 版主來賺嗎？

哈哈，我以为有特殊要求呢，我是小白，见谅啊

超級狗

AD9_PCB 发表于 2017-10-20 10:27
. m, a% ^- \1 T% E1 Z& V+ F4 Q8 m为什么HS走线和ss走线不在同一层

7 L% c, {4 u" M. B: @* ~老實說，這個問題也不算太爛，我需要再懸賞五兩銀給那個 A 版主來賺嗎？
6 N: a+ B0 A/ `7 k


貼圖看不出在哪一層，附上 SMSC Design Guide 上的一句話。
( _4 ?! N( j" L! e; p. V3 i; G
  R" w, G( z6 U  ORoute SS traces on outer layers, rather than on inner layers.
$ k" A/ l0 O( r% g

8 P8 ]+ M, E: f+ ?2 O  E6 @9 W* z

AD9_PCB

超級狗 发表于 2017-9-30 10:24
' n% c: o' [& v: p% aSMSC 的 Layout Design Guide 是這麼做的沒錯！

大哥英明神武、莊敬自強、處變不驚、慎謀能斷、三顧茅廬 ...

为什么HS走线和ss走线不在同一层

enjoy_DpuE3

djadfas

C:\Users\Administrator\Desktop\yybb.jpg

liling92zdh

学习学习