2017年7月24日公益PCB评审报告节选

EDA365QA · 发表于 2017-7-25 08:48

您需要登录才可以下载或查看，没有帐号？注册

x

1. 晶体电容尽量不要放末端,出现残端现象.

pcb · 发表于 2017-7-25 15:12

eddiemoon 发表于 2017-7-25 14:39& G T3 ~- \5 S0 @+ b
天线效应是pcb线长波长的20分之一吧，那你说那个电容应该怎么摆放好点呢？

摆在晶体前面靠电阻.

fengyelyl · 发表于 2017-8-18 11:57

EDA365QA 发表于 2017-7-25 08:53
# a Q) y) I& Z* f T5. 优化布线尽量少走蛇形线.

不走蛇形线，空间条件有限的情况下差分线等长如何控制？

EDA365QA · 发表于 2017-7-25 08:51

4. 保护地与GND尽可能不重叠，保护地与其它网络要求1MM以上间距.

fengyu6117 · 发表于 2017-11-9 08:55

pcb · 发表于 2017-8-18 13:50

fengyelyl 发表于 2017-8-18 11:572 a) V0 d* D- Y. r- V
不走蛇形线，空间条件有限的情况下差分线等长如何控制？

看图片有箭头.

eddiemoon · 发表于 2017-7-25 16:30

pcb 发表于 2017-7-25 15:120 ~& \5 ^" s& [9 r$ c6 U: a& J
摆在晶体前面靠电阻.

嗯，摆电阻那里是进一些，走线短，EMI也小。

eddiemoon · 发表于 2017-7-25 14:39

天线效应是pcb线长波长的20分之一吧，那你说那个电容应该怎么摆放好点呢？

pcb · 发表于 2017-7-25 13:15

eddiemoon 发表于 2017-7-25 10:22% t' W* t$ v) ~4 R. Q
请问什么是残端效应？

残端效应就相当于天线.

eddiemoon · 发表于 2017-7-25 10:22

请问什么是残端效应？

EDA365QA · 发表于 2017-7-25 08:58

10. 布线没在参考面上.

EDA365QA · 发表于 2017-7-25 08:56

9. 走类差分包AGND.

EDA365QA · 发表于 2017-7-25 08:56

8. 电源PIN加粗.

EDA365QA · 发表于 2017-7-25 08:55

7. 5v电源要加强.

EDA365QA · 发表于 2017-7-25 08:54

6. 有多次跨分割了.

EDA365QA · 发表于 2017-7-25 08:53

5. 优化布线尽量少走蛇形线.

		自动登录	找回密码
密码			注册

推荐内容 /1