PADS logic怎么导出网表，导入到allego画板

blyxz

各位大大：     求教～～～PADS logic怎么导出网表，像AD里面的protel、telesis网表一样经过转换就能导到allegro下画PCB？？？

- \8 {' _9 g- X. ], r. g
1 A& Y1 C' T0 O5 S: A( r

linxiwell

blyxz 发表于 2017-7-20 17:26
论坛上的EDA_BOMHelper都被屏蔽了！！？阁下能发我一份么

* |# r) B- ^: d! \" ~, A' X不是不发而是发了你也用不了。是要注册的。抱歉啊！

blyxz

linxiwell 发表于 2017-7-19 21:27
! Y) @1 t- g! Q1 L# [, Z- v) N+ S用EDA_BOMHelper可以读取Logic的原理图然后生成telesis网表。

3 `4 b: R+ a) H论坛上的EDA_BOMHelper都被屏蔽了！！？阁下能发我一份么

linxiwell

用EDA_BOMHelper可以读取Logic的原理图然后生成telesis网表。