求救, 有沒有大神能幫一下忙 Intel KabyLake CPU

Jerry1019

Hi, All:
& u: D5 l6 U: G3 V% K" Z* D' F; {如題，最近有新案子要開案，用Intel KabyLake CPU.
+ q8 Q/ G9 l! o能否提供CPU區的Fan-out gerber給我，或有公板可以參考一下。
3 v. I3 u* j; N4 K0 w2 E/ n; Y主要是想了解如果用傳統製程，
+ y- D: B4 p. |* \2 A3 M% o7 ~8 NMin. Trace/Saping是多少。
Cline to BGA PAD是多少。
2 \+ h! t2 u  e8 O& Y6 w0 _% E: t$ u方便的話寄到我的油箱給我 : jerrychan1019@gmail.com
謝謝!!
+ b2 S% _+ y- G& P; P& k0 d3 g

loong.ding

现在不能直接贴本地图片了？ITNEL现在最新的是coffce lake
KBL 中，阻抗单根基本是50ohm，差分对（DP/HDMI,PCIE,DMI,这些都是85OHM，DDR4/3 CLK 62OHM,CTRL 40OHM,DQS为68和70OHM,DQ为40ohm) 加上PCH的，除了RJ45设计100OHM为其它USB3.0 2.0,SATA /CLK 等差不多都是以85OHM设计
- B4 {* V% h' u) J1 U) r2 Z3 C! D% C7 ]至于线宽间距，要看你设计多少层来算，层数不一样，相同阻抗的线宽间距也是不一样的，
CPU 里的出现和间距
如果是四层板，VIA都可以打12-22的,一般VIA TO PAD / VIA TO LINE / LINE TO PAD 为4mil，有时候也可以做3.5MIL，但如果做成3MIL的话，价格是比4MIL要贵的。
- \8 F( T9 U) `7 q" a: Q0 F2 _一般如果觉得出线多，VIA 用10-20的都可以出了，无论四层还是多层，CPU没太大问题，除了debug那组线杂一点，其它都很好出线，PCH难搞一点。

紫菁

MARK

li262925

出线是王道

feitianjingjing

呵呵，这种东西要看你的bga的pin间距是多少？还有你得阻抗要求是多少？你几层板？信号线多不多？如果你得层数够用，信号线里面也没有差分线，那么就很简单啦，如果你得层数紧张，又有一堆差分线，那么去他的阻抗，能走出来并且板厂能做出来才是王道。

xueling2009

还没做过。我也想知道。

yangjinxing521

问INTEL要。。。。。。