请教如何使PADS Logic中器件、网络和连线 对齐栅格

HNTA_401

最近一个项目由于原设计的原理图是PADS的，目前移交到我手上，但是从PADS转到AD后发现完全不对齐AD的栅格，
5 P1 V+ Z/ l/ T8 F) P  \' S$ O+ ?  x, W担心耽误设计进度，因此请教下在PADS Logic下如何使得元器件、网络、连线等对齐网络，并且不会出现错误。
3 t% `% `! g( s# d' FPADS Logic版本：PADS9.5（Build 522968）
AD版本：AD15.1.14（Build 47215）
% w+ v# R2 z% K+ Y

, k& V# O( O9 S) }' {

eie

元件一般都是用英制栅格绘制，所以你把AD栅格改成英制(或对应原原理图的)试试。

DIY民工

你可以改变栅格的大小 一般都是5的倍数
% Z" }" P" u* k, ?