2017年6月20日公益PCB评审报告节选（一）

EDA365QA · 发表于 2017-6-21 08:51

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 EDA365QA 于 2017-6-21 09:02 编辑

1. 数字地铺铜与模拟地交叠了，优化使两种地完全隔开避免干扰。

EDA365QA · 发表于 2017-6-21 09:11

应众多网友要求，希望公开评审意见以便让更多人学习，本贴为6月13日公益PCB评审报告节选。
旨在传播规范的PCB设计理念，帮助设计师们提升设计水平，提高设计质量。
欢迎大家在每日贴吧中打卡讨论学习。

PS：如果想要得到一份专属于您的评审报告，让自己的设计文件与专家见面，那就快快行动起来，发送给我们。

wangdalei · 发表于 2017-6-21 17:02

EDA365QA 发表于 2017-6-21 08:52: w1 b% G$ a! T5 p/ }1 f$ N
7. 此为需要50欧姆阻抗的有源晶体，第二层没有平面参考，无法保证阻抗。

50欧姆阻抗晶体是什么意思，图中的时钟线是要做50欧姆的阻抗要求吗？在布晶体那部分的电路时，晶体下要有完整的参考平面是吧？
多谢解答。

EDA365QA · 发表于 2017-6-21 17:41

wangdalei 发表于 2017-6-21 17:02/ M: g8 y& h6 }. p
50欧姆阻抗晶体是什么意思，图中的时钟线是要做50欧姆的阻抗要求吗？在布晶体那部分的电路时，晶体下要有 ...

无源的可以不用控制阻抗，加粗走线都是没有问题的。但是有源的是需要控制50欧姆阻抗的。

wangdalei · 发表于 2017-6-21 16:58

EDA365QA 发表于 2017-6-21 08:53
' q! z: l/ I, B W. z10. 此处USB是外接的。布局时候方向向板内了，无法插装使用。

评审的好细致啊，这种错误都能关注。为评审的敬业精神点赞！

zyh610710 · 发表于 2017-12-1 16:07

过来学习

大漠落日 · 发表于 2017-8-23 21:09

专业评审，原理图的错误都给揪出来了

王开鑫55 · 发表于 2017-8-23 17:22

EDA365QA 发表于 2017-6-21 08:52
7 J! l* a" U0 Q+ R% V7 u7. 此为需要50欧姆阻抗的有源晶体，第二层没有平面参考，无法保证阻抗。

晶振需要做阻抗？一直都是普通走线的呢。

Jasminetr · 发表于 2017-7-6 14:34

都是那么经典

七彩雨 · 发表于 2017-7-5 16:14

有时我看别人的板子，总是靠经验指出不对的地方，但说不出来为什么，难以使人信服，还需继续努力啊。

guhanzuiying · 发表于 2017-7-4 14:14

很不错

Mj飞 · 发表于 2017-6-28 15:06

谢谢LZ，谢谢分亨经验

紫菁 · 发表于 2017-6-23 20:40

棒棒哒

sketty · 发表于 2017-6-23 16:31

太棒了！

pcb · 发表于 2017-6-23 08:57

设计评审是细活,经验不足的根本找不出问题.哈哈!

EDA365QA · 发表于 2017-6-21 17:40

wangdalei 发表于 2017-6-21 16:58: G% Z% }. t/ m6 o+ ~% m0 f# |
评审的好细致啊，这种错误都能关注。为评审的敬业精神点赞！

发来的设计评审也是包括结构评审的。

EDA365QA · 发表于 2017-6-21 08:53

10. 此处USB是外接的。布局时候方向向板内了，无法插装使用。

		自动登录	找回密码
密码			注册

2017年6月20日公益PCB评审报告节选（一）

EDA365欢迎您！

点评

推荐内容 /1