請問DDR Bus上小凸點

Jerry1019 · 发表于 2017-4-13 14:41

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 Jerry1019 于 2017-4-13 14:50 编辑

Hi, All.
有人可以分享一下, DDR Bus上這些小凸點要怎麼做，我聽說有skill.可處理。

Jerry1019 · 发表于 2017-4-14 17:03

Jerry1019 发表于 2017-4-13 16:38
0 b; b$ U2 ~: t4 U$ y wAllegro 17.2才有.
0 r( R' |9 M3 }5 C2 i* K如有現成的Intel Skill包可以提供??

16.6也有，但要較新的Hotfix才有，我安裝Hotfix_SPB16.60.068_wint_1of1就有這個功能。

J蓝虹 · 发表于 2017-4-13 15:42

自带功能的是新版本。这个叫tab routing，intel的,对于不同叠层、走线的group、area都要相应的要求。最好用intel给的skill做，或者找人去intel上面down，skill包里有guide

wancai9550 · 发表于 2017-4-13 16:41

方法可以增加两根线之间的互容特性而保持其电感特性几乎不变，而增加的电容可以有效控制每一层的的阻抗，减小外层的远端串扰。

kevin_hm · 发表于 2017-4-18 09:10

学习学习

raytingg · 发表于 2017-4-15 13:25

感謝!剛好也用到

LX0105 · 发表于 2017-4-14 11:23

呵呵，有趣了。

bingshuihuo · 发表于 2017-4-13 17:08

谁有问题
可以联系我啊

bingshuihuo · 发表于 2017-4-13 16:57

bingshuihuo 发表于 2017-4-13 15:05
: \7 G, \6 V! c; w' D9 pallegro 自带这个功能

在命令栏输入：generate_tabs 就出现这个命令你可以试试

bingshuihuo · 发表于 2017-4-13 16:57

在命令栏输入：generate_tabs 就出现这个命令你可以试试

wancai9550 · 发表于 2017-4-13 16:38

平衡阻抗(线宽)和串扰(线间距)。

Jerry1019 · 发表于 2017-4-13 16:38

本帖最后由 Jerry1019 于 2017-4-13 16:41 编辑

wshna0221 发表于 2017-4-13 15:49
0 _8 h; V4 J# s* _, ^9 J8 z' s新版本是指哪个版本？16.6没有吧？

Allegro 17.2才有.
如有現成的Intel Skill包可以提供??

wshna0221 · 发表于 2017-4-13 15:49

新版本是指哪个版本？16.6没有吧？

kinglangji · 发表于 2017-4-13 15:30

yangjinxing521 发表于 2017-4-13 15:19
( l: {/ F3 k# M! U# F/ Hallegro 自带这个功能 +1

真的？怎么操作的？

kinglangji · 发表于 2017-4-13 15:30

bingshuihuo 发表于 2017-4-13 15:05, e. G& H% B9 T6 n
allegro 自带这个功能

真的？怎么操作的？

		自动登录	找回密码
密码			注册

推荐内容 /1