急急急……只把+1_8V改成1V8D，其他不变，可是ECO对比后其他地方也有改动，怎么搞？

hijkl

*PADS-ECO-V9.5-MILS*
*REMARK*  old file: C:\PADS Projects\ecogtmp0.asc
1 q% W7 t; X( T) k*REMARK*  new file: C:\PADS Projects\ecogtmp1.asc
*REMARK*  created by ECOGEN (Version 6.4v) on 2017/3/23 19:22:32

PART DIFFERENCES
----------------
7 _1 I7 R/ w) ~OLD DESIGN                                        NEW DESIGN
5 K# _, @5 B# h4 e7 @; ^' a2 yRef-des        Part-typeecal                           Ref-des        Part-typeecal
U2   SOT23-5                                      <none>

! l7 q$ Y# o! M7 ?* E/ ENET DIFFERENCES
----------------
5 T4 ^% t8 ?$ @0 t6 L$ E2 OOLD DESIGN                                        NEW DESIGN
" Z5 r3 p4 q! e# o+1_8VD                                            1V8D
N16796437                                         <none>
VTEMP                                             <none>
$ q) X& h6 e1 `9 e. s1 h
SWAPPED GATE DIFFERENCES
------------------------
* A% `5 z7 W6 ~! |6 }OLD DESIGN                                        NEW DESIGN

* @8 D9 K8 ^; U* T& RSWAPPED PIN DIFFERENCES
------------------------
5 q: g" q+ X( X% e- e% Q! ROLD DESIGN                                        NEW DESIGN


UNMATCHED NET PINS IN OLD DESIGN
2 t5 j6 |8 i) C* D4 u$ {--------------------------------
) K- s' `* d4 ^0 _* z3 {+1_8VD              C19.1        U5.10        R13.2        R12.2        R15.2        R14.2       
                    U5.9       
+3_3VD              R19.1        C8.2        U2.5       
AGND                C8.1        U6.1        C24.1        Q1.2        Q2.2        U2.2       
# o! P( E& f: t  ON16796437           U3.1        U2.1        U2.4       
VTEMP               U4.2        U2.3       
# Z# b5 i. W. o. F' w% T3 q
UNMATCHED NET PINS IN NEW DESIGN
' Z" G+ P8 K! f0 I) F( `& z  }& o--------------------------------

ATTRIBUTE DIFFERENCES
! w2 ]" s# o' u' ]# W) }, b---------------------
Attribute Level        [ OLD DESIGN Parent -> NEW DESIGN Parent ]

          Attribute Name           Old Value                New Value
. K) K' z1 g. o- `/ |$ x

阿科GL

没毛病。
把u2删了，这个封装原来的+1_8VD  改成了1V8D.另外来个网络删除。
根据封装命名规则可知，这个IC应该有5个脚，也就是说还有两个NC的PIN

甜瓜

这个是与1.8V连接的器件

Jamie_he2015

先确定原来的原理图与PCB是否对应一致？

neg

确定电路图没问题就把差异导入了

chenshubo

顶一下