“PDN阻抗0.01ohm” 怎么理解？

Quantum_

“PI方面DC和AC分析,30A以下、PDN阻抗0.01ohm以上的话，在原理图阶段通过比较简单的工具都可以进行计算” - -在论坛里读到这句段话。
$ c1 C# f( f  i1. 其中， 30A 容易理解。
% B: Y1 _2 A; C$ i0 \# T9 R2. PDN 阻抗0.01ohm以上 这句不理解。
    a) 为什么是0.01 ohm ?
    b) 什么时候， PDN 的阻抗是0.01 ohm 以下?
    c) 如何何计算PDN 的阻抗？
! J* ^! w% w2 [( Z$ o, w9 d0 T
8 Q9 X% g7 m# a2 Y谢谢！

zhouhu1

需要考虑频率

WYL_GW

影响太多了，这个需要详细的仿真报告了，而且还需要实际测试来不断的调整仿真参数。有空参加一下仿真大牛的讲座，我也只是略懂

Quantum_

; E% ^, F2 h6 C. |5 G1 L
# |) [; c3 v/ G谢谢！WYL.
有机会， 一定好好读上一本si的书。
- N( o5 |) }' b: y( |% H& b
% \* r: X4 \8 o' F) X能否再问个问题，
从信号完整性来讲， 一个via孔对信号完整性究竟 有多大的影响呢？ 有没有量化的公式？
有些工程师的做法--对PCB的高速线， via内层的pad都删了， 因为实际走线都在外层。
只知道， via影响阻抗。 究竟，一个via的单个/ 单层的pad对信号有多大的影响。
& {/ ?; _+ ~; q! v+ U8 H& G可否以10G 的信号， 1.6mm板厚， 10层板 做为例子， 详细介绍一下？
+ q/ w  g* H0 L) G  P6 R3 H& `想知道一下， 究竟一个VIA16D8 的话pad， 对阻抗/ 信号完整性有多大的影响？
、
( e1 B! M" p$ S" S; i- S, ]4 g谢谢！

WYL_GW

a.这个可能是作者所用工具要求的一个阻抗界限，实际上PDN阻抗本身就是变化的
b.已经提到了，PDN的阻抗是变化的，什么时候在0.01ohm以下，没有特定，一般构建好模型后是随着频率变化而变化的
c.这个是重点，给你两个图，应该能看明白，一个是阻抗计算，一个是实际仿真结果，有时间时看看信号完整性的书。啥都讲的很清楚