封装引起的短路

dzyhym@126.com

在https://www.eda365.com/thread-115866-1-1.html中提到allegro会输出一些dummy net，一直以来不清楚其原因。
前些天又有类似文件，潜下心来认真琢磨，终于明白原来是封装的一些隐藏管脚会导致这个问题。（网表中也有这些管脚）
# B6 ]. B) X$ I3 J/ Q' a2 g希望大家在作封装时尽量将没有用的管脚删除，避免后面人员找不到短路问题原因。
7 ?5 ?; @. z. ]) Q- R$ l4 F
: ~' y! x% b  I  \& v- ]: _1 x封装中有管脚名（网表中也有）
7 V& K" ]6 X% d! B0 I( j3 O但下面在实际文件中没有管脚
) i& M! c- @$ p# U

dzyhym@126.com

cjz351421568 发表于 2017-6-15 22:02
& }2 `& E( a) o0 S* y) n没看懂

3 h- L+ p& l. F再仔细看看
8 Y8 u+ F- m) a& {  m- G

cjz351421568

没看懂

5718366

这就不规范了
只有实物元件有的，pcb封装必定要做

许汉洲

这应该是转软件做的~