DDR3同组的数据线不一定要走在同层？

leoyin

只要是走在对称的层叠中，上下有地层屏蔽，且与其它组数据线保持足够间距，DDR3同组的数据线不一定要走在同层，这种走法是否可行？
( j$ B9 V8 H$ u. L, A! a

刘兵0916

不同层也不是完全的不可以，主要看你回流平面的选取，以及总体的冗余做了多少，各方面都很合适，也能够很稳定

djadfas

最好同层 防止VIA等换层带来的误差  当然个别线无法走的 到其他层 也可以的

980155498cai

必须同组同层走线

zukimotor

1.各层的阻抗控制是有误差的。
2.过孔的延时比较难计算，等长误差会比较大。
3.由于参考的平面层不同，电源对不同层的线造成的影响也不同。
( Y9 g0 G) G; N但是，如果DDR3的速率用的不高的话，比如1066或一下，应该问题不大。
有条件的话建议通过仿真验证^_^

leoyin

superlish 发表于 2016-9-19 17:51
个人认为就阻抗来说应该都会控制的，但是有个时序问题应该要注意，这个容易被忽略掉。
, q) ~+ p% f) N# {( P) X  _  v/ {比如一个2MM的板， ...

' m, N' B) y$ O5 V* L6 eTKS.
8 K, _, Y$ |( P1 P. w9 K

superlish

个人认为就阻抗来说应该都会控制的，但是有个时序问题应该要注意，这个容易被忽略掉。
; V3 u, V! A2 T7 W; k/ L$ }比如一个2MM的板，走在TOP 和 BOTTOM 。如果不算孔的的长度，也就大概是板厚，那么走在BOTTOM的线会比TOP的线长一个来回，也就是大概4MM ，其他的不同层的类似 (这时候要设置叠层把孔算进去，而有些软件是不算孔的，你就看着办吧)

  a& `. b" c! Q5 ]7 U而走在同层就不需要考虑这个问题?一组线同时增加 或同时减小的孔长都是一样的，所处环境都一样，算不算在内都是等长的。
有些客户要求必须要相同的孔，也就是明明有些线TOP可以直接走的，但是一定要打多两个孔到BOTTOM和其他线一样，也就不难理解了

TONY11992

没试过！手册上写的就是同组同层