差分线加粗的原因求解释，谢谢

往昔如梦 · 发表于 2016-4-19 16:07

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

高速差分经常看到在高速连接器处加粗差分线的走线宽度，这样的目的是什么，求大师详细解释，谢谢

cousins · 发表于 2016-4-20 17:20

1.阻抗渐变。
2.高速连接器通常有ESD/Surge要求，线宽些会有帮助。但这一点并非是适用所有情况，如果回路电感本来就大到EMI都过不了的话,加粗会使ESD更差。

djadfas · 发表于 2016-11-16 11:44

减小阻抗减小衰减不过对于5G以下的没什么鸟用

binghe1985 · 发表于 2016-9-3 15:27

很多情况下，告诉连接器位置的PIN孔所表现出来的是容性较大，所以过孔的阻抗会偏低，这时候就会把过孔周围的GND层反焊盘进行扩大，挖空处理；
挖空处理解决了PIN的阻抗问题但却引入了另一个问题，链接到PIN上的走线经过挖空区的时候就会失去参考，阻抗增加，这时候把这部分走线适当加宽就可以补偿这部分的阻抗增加，其实最终目的就是保持阻抗的连续性。

denny_9 · 发表于 2017-6-12 16:01

让差分效果弱的区域阻抗更匹配，有些是采用单端阻抗

7878678 · 发表于 2017-5-25 20:49

我猜是為作阻抗匹配使用

2209915744 · 发表于 2017-5-24 09:13

哈哈哈不知道

7878678 · 发表于 2017-5-15 21:06

学习了

Shoumei · 发表于 2017-5-9 12:36

学习了

l888888h · 发表于 2016-10-9 16:35

应该是板厂工艺的要求, 有利于板厂那边, 但是不利于信号完整性

LX0105 · 发表于 2016-10-9 11:16

学习了
！1

layout2011 · 发表于 2016-9-28 14:48

高在焊盘或者插件孔处加宽一般是做泪滴处理的，减少这个位置夹角药水残留，避免过腐蚀，同时增加可靠性，但是对于高速线来说做这个泪滴会引起阻抗不连续

bobo1957168 · 发表于 2016-9-4 23:40

一般来说在孔或者焊盘处，都会做反焊盘优化过孔和焊盘的阻抗，优化后如果线不加宽，那么走线的容性会减小，阻抗会增加，把线变宽，容性增加，阻抗会有所下降。总体来说就是为了做到阻抗连续。

PlayEDA · 发表于 2016-8-31 17:28

我猜是為作阻抗匹配使用，不過僅是猜測而已
還希望其他高手出來幫忙解惑

kobeismygod · 发表于 2016-7-13 20:12

对于高速信号，线越宽，相当于对地电容的极板面积越大，在相同频率下的阻抗也会相应变小，我想他之所以这样做多半从阻抗连续性方面做的考量。

superlish · 发表于 2016-6-28 11:53

说的是这个吧？？孔也要结合仿真特别处理

		自动登录	找回密码
密码			注册

[仿真讨论] 差分线加粗的原因求解释，谢谢

EDA365欢迎您！

推荐内容 /1