poe受电设备pd检测电阻的上下限问题

muyidou

采用的是凌特的方案设计的，25kΩ是标准值。 请问用什么方法或者仪器可以测量这个电阻值？

deado

3q  4 sharing

1150520377

超级版主对POE这一块也很精通，受教！

muyidou

muyidou 发表于 2016-2-17 10:00
" K7 R. V; j+ a9 L0 B$ o+ }感谢狗版主大神回复，请问您那里有没有 “pse采用一种ΔV/ΔI测量方法来计算特征电阻”  的ΔV/ΔI 曲线 ...

谢谢版主，已找到曲线图 ，根据手册描述 23.7k<Rdet<25.2k（不包括整流桥电阻）; 另注释说可以使端口电阻增加1.1k,所以有效的PD应为23.75k<Rdet<26.36k；

muyidou

超級狗 发表于 2016-2-16 23:55
IEEE 802.11af 的規範，PD 接上 PSE 之後，PSE 會送一個

0 [% W9 `; N1 l. H4 n感谢狗版主大神回复，请问您那里有没有 “pse采用一种ΔV/ΔI测量方法来计算特征电阻”  的ΔV/ΔI 曲线图？ 另我想知道检测电阻的范围是多大，达到多大的电阻后pse就无法检测到pd设备？

超級狗

$ v( w. E, Q5 w. ~3 P
IEEE 802.11af 的規範，PD 接上 PSE 之後，PSE 會送一個 <10V 的電壓來偵測，是否有一個 25K（R_DET）的電阻在負載上。

, P2 \+ L: I3 }, v; {偵測的方式可以用分壓或電流，如附圖。

7 b. Z5 g  e7 w/ Q所以可能有兩種方式可嘗試量測這個 25K 電阻︰

• 直接量沒通電的 PD VPOS 及 VNEG 腳位，或許可以量到 25K 的電阻並聯其間。
• 給一個 <10V 的 PD 電壓，透過流經 VPOS 及 VNEG 腳位的電流，可以推算出並聯在其間的電阻值。
  

第二張 TI TPS2370 的方塊圖所示，25K 的電阻外掛於芯片外。裏面有個 MOS 管，決定要不要將 R_DET 並聯在 VPOS 及 VNEG 間。但 MOS 管是在不給電時就會導通，或是給一個 <10V 的電壓後才會導通，就看芯片設計了。
2 a- w0 Y0 A6 z  N4 Y2 {$ Z
! m2 H+ `1 {* \* R
  o, g1 R4 a: Q( N' Z5 w  D最後附上一張 PoE 上電訊號程序圖，供樓主研究！
. u% t$ ~5 C1 o9 m" K) s; i. v
+ w4 O. @+ U9 L; L3 m  M) e# u
樓主最後若有所得，亦請回饋眾網友。
3 v, y+ }/ f  x8 V9 F3 C
" [/ N) y- }- E) q
% }; |) O* M6 y3 F感恩！

超級狗

IEEE 802.11af 的規範，PD 接上 PSE 之後，PSE 會送一個 <10V 的電壓來偵測，是否有一個 25K（R_DET）的電阻在負載上。

4 i; S: A* O$ l偵測的方式可以用分壓或電流，如附圖。
  B5 `5 p! i# y
所以可能有兩種方式可嘗試量測這個 25K 電阻︰
" ^8 I9 J8 Q* z# y6 ~- z

• 直接量沒通電的 PD VPOS 及 VNEG 腳位，或許可以量到 25K 的電阻並聯其間。
• 給一個 <10V 的 PD 電壓，透過流經 VPOS 及 VNEG 腳位的電流，可以推算出並聯在其間的電阻值。
  5 Y% c0 B- K8 I7 \0 L

" y( l/ L8 k9 y" [+ D) G
第二張 TI TPS2370 的方塊圖所示，25K 的電阻外掛於芯片外。裏面有個 MOS 管，決定要不要將 R_DET 並聯在 VPOS 及 VNEG 間。但 MOS 管是在不給電時就會導通，或是給一個 <10V 的電壓後才會導通，就看芯片設計了。
* X7 A# j* ?' A0 g* H% F$ y
& p, t: n2 u1 w! I
+ Z& |. G! t1 ]最後附上一張 PoE 上電訊號程序圖，供樓主研究！

$ v2 {. I" r1 p5 R. t* \2 }
樓主最後若有所得，亦請回饋眾網友。


感恩！


# i/ Z- l# n$ G7 U
  N3 [( d& w2 W. I$ m! Y3 U# {