找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 228|回复: 4
打印 上一主题 下一主题

Logic ECO To PCB报错

[复制链接]

1

主题

7

帖子

287

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
287
跳转到指定楼层
1#
发表于 2016-2-2 10:28 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在Logic中,ECO To PCB 会报错,出现Wrong gate pin data at the line,请问这个是Logic中封装的问题,还是PCB封装的问题?怎么修改?
/ F' ^! Y, V" d) w+ a
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

1

主题

7

帖子

287

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
287
3#
 楼主| 发表于 2016-2-2 17:06 | 只看该作者
苏鲁锭 发表于 2016-2-2 16:21, D# z( t( j  u, v$ q) D7 F, @3 z9 q" j4 ^
两种封装引脚对应没设置好吧,part type的引脚设定里看看,那个好改就改那个。
  Z3 D7 ]) C& \$ e# e
pin脚是一一对应的啊,就是前面5个pin脚报错,其他的都没有,附件为pin脚图,你帮我看一下可以吗?
7 e9 B. z/ T: Q$ r, `& j

QQ图片20160202170650.png (60.97 KB, 下载次数: 2)

QQ图片20160202170650.png

点评

这图上没看出有什么问题。  发表于 2016-2-3 08:36

35

主题

1659

帖子

8063

积分

六级会员(60)

夜色幽幽闲步时

Rank: 6Rank: 6

积分
8063
2#
发表于 2016-2-2 16:21 | 只看该作者
两种封装引脚对应没设置好吧,part type的引脚设定里看看,那个好改就改那个。

点评

pin脚是一一对应的啊,就是前面5个pin脚报错,其他的都没有,附件为pin脚图,你帮我看一下可以吗?  详情 回复 发表于 2016-2-2 17:06
我不懂音乐,所以时而不靠谱,时而不着调。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-27 21:14 , Processed in 0.059552 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表